利用CMOS技術(shù)實(shí)現(xiàn)pH-ISFET
——
關(guān)鍵詞:離子敏場效應(yīng)晶體管;CMOS工藝;自對準(zhǔn);體效應(yīng)
中圖分類號:TP212.6 文獻(xiàn)標(biāo)識碼:A 文章編號:1003-353X(2004)12-0056-04
A Integrated pH-ISFET Sensor With CMOS Technology
YANG Zhen1,2,YAN Yong-hong1,QI Liang-jie1
(1.Dept. of Applied Physics,Hunan Univ.,Changsha 410082,China;
2.Suzhou-CAS IC Design Center,Suzhou 215021,China)
Abstract :Based on the ISFET structure and electronic characteristics, a method integrating the ISFET and signal process circuit realized in an standard CMOS technology are presented. The simulation result shows that complementary ISFET/MOSFET pair can eliminate temperature drift and Si substrate bulk effect, which proves it is a suitable readout circuit for ISFET integration.
Key words:ISFET;CMOS technology;self-aligned;bulk effect
1 引言
離子敏場效應(yīng)晶體管作為測量溶液離子組分及濃度的敏感元件,相對當(dāng)前應(yīng)用于醫(yī)療診斷檢測的離子電極選擇技術(shù)(ISE)具有體積小、全固態(tài)、低功耗和便于集成的優(yōu)點(diǎn)[1]。鑒于目前各類傳感器的研制趨向于微型化﹑集成化和智能化的發(fā)展方向,將ISFET傳感器的敏感單元與信號讀取電路集成于同一芯片也就成為了業(yè)界對此類傳感器的研究熱點(diǎn)。ISFET器件與MOSFET結(jié)構(gòu)極其相似,而CMOS工藝已經(jīng)成為微電子工業(yè)的主流制造工藝;因此,利用CMOS技術(shù),便可實(shí)現(xiàn)ISFET與信號處理電路及其他敏感單元的陣列集成。
2 ISFET器件結(jié)構(gòu)及電學(xué)特性
ISFET是離子敏感、選擇電極制造技術(shù)與固態(tài)微電子學(xué)相結(jié)合的產(chǎn)物。最初,此類半導(dǎo)體器件由MOSFET改良而成(金屬柵或多晶硅被離子敏感膜代替)[2], 比較兩者結(jié)構(gòu)如圖1所示。
使用時,離子敏感膜和電解質(zhì)溶液共同形成器件的柵極,溶液與敏感膜之間產(chǎn)生的電化學(xué)勢ψ,將使FET的閾值電壓VTh發(fā)生調(diào)制效應(yīng),使溝道電導(dǎo)發(fā)生變化[3]。選取不同的敏感膜可以檢測不同離子的濃度(如K+,Na+,Ca2+,Cl-,H+,Br-等)。目前研究最為成熟的是對H+敏感膜的研究,通常選取的材料有SiO2,Si3N4,Al2O3或Ta2O5等[4],都能對溶液pH值的變化產(chǎn)生比較靈敏的響應(yīng)。
以Si3N4為敏感材料的n溝道ISFET的VTh受pH影響的表達(dá)式為[5](暫時忽略襯底體效應(yīng)的影響)
(1)
而n溝道MOSFET的閾值電壓為
VTh(n)=φES--2φf (2)
上述兩式中,φES為與電極相連的電介質(zhì)與半導(dǎo)體之間的功函數(shù);Qss是絕緣體與半導(dǎo)體界面的單位面積的表面態(tài)電荷密度;Qsc是半導(dǎo)體溝道耗盡區(qū)域單位面積的電荷;φf是體硅的費(fèi)米勢;S是pH敏感層的靈敏系數(shù)。此外,pHpzc是ISFET絕緣層零電荷的pH值。盡管ISFET與MOSFET閾值電壓不盡相同,但是相似的物理結(jié)構(gòu)決定了兩者具有相同的電學(xué)特性方程[5]。
當(dāng)工作于飽和區(qū)時
Ids= (Vgs-VTh)2 (3)
當(dāng)工作于線性區(qū)時
Ids=β[(Vgs-VTh)Vds-Vds2/2] (4)
3 ISFET器件的CMOS工藝實(shí)現(xiàn)
采用多晶硅柵的“自對準(zhǔn)效應(yīng)”定義FET結(jié)構(gòu)的源漏區(qū)是標(biāo)準(zhǔn)CMOS工藝的主要特征。通過對ISFET器件與MOSFET器件的結(jié)構(gòu)比較,可發(fā)現(xiàn)前者的柵極只是在氧化層(SiO2)上淀積一層敏感膜(而沒有多晶硅),這就限制了CMOS工藝的使用。多年前,研究人員就已經(jīng)提出了以CMOS工藝實(shí)現(xiàn)ISFET器件的方法[6],但是都必須對標(biāo)準(zhǔn)的CMOS工藝流程作進(jìn)一步的改進(jìn),除需要增加“掩膜版”外還必須改變工藝環(huán)境,這就大大增加了制作成本。最近,J.bausells提出了一種借助未改進(jìn)CMOS工藝實(shí)現(xiàn)ISFET器件的方法,仍舊使用多晶硅的自對準(zhǔn)效應(yīng)定義源漏區(qū),但保留“多晶硅”并使其與金屬層相連作為懸浮電極,而頂部的敏感材料借助這種“懸浮柵”結(jié)構(gòu)與“柵氧”相連,橫截面如圖2 。
由于氮化硅(Si3N4)或硅氧氮化合物(SiOxNy)具有很低的過孔密度,因此,在CMOS工藝中,被采納用作鈍化保護(hù)層。在本設(shè)計(jì)方案中把Si3N4作為H+敏感層淀積于器件表面的敏感窗口區(qū)域。采用上述“懸浮柵”結(jié)構(gòu),Bausells制作了五種不同幾何形狀的ISFET器件[1],并對閾值電壓做了測試比較,發(fā)現(xiàn)漏源區(qū)呈“叉指狀”的器件能夠在較小的區(qū)域范圍內(nèi)獲得到較大的跨導(dǎo)。因此,“叉指”形狀的器件成為本設(shè)計(jì)所采用的結(jié)構(gòu)形式,如圖3。
因?yàn)閚溝道器件比p溝道器件具有更高的電荷遷移率,因此本設(shè)計(jì)是在p型硅襯底材料(100晶向,電阻率為8~12Ω
評論