使用NI VeriStand 2010創(chuàng)建分布式系統(tǒng)

　　硬件同步

　　硬件同步意味著系統(tǒng)的每個(gè)硬件共享一個(gè)硬件參考時(shí)鐘，用于定時(shí)和開始I/O任務(wù)。系統(tǒng)中的每個(gè)硬件都利用相同的硬件參考時(shí)鐘生成其自己的時(shí)鐘，每個(gè)硬件都在相同的時(shí)間開始。

　　常見的硬件定時(shí)和同步任務(wù)實(shí)例包含多個(gè)數(shù)據(jù)采集板卡的同步采樣，在更新數(shù)據(jù)采集模擬輸出同時(shí)，更新現(xiàn)場(chǎng)可編程門陣列(FPGA)板卡數(shù)字輸出PWM的占空比，在數(shù)字萬用表(DMM)與開關(guān)之間握手，波形發(fā)生器和數(shù)字化儀的鎖相，或者射頻(RF)下變頻器和中頻(IF)數(shù)字化儀的同步。

　　您可以用NI PXI機(jī)箱創(chuàng)建NI VeriStand分布式系統(tǒng)。PXI(PCI eXtensions for Instrumentation，面向儀器系統(tǒng)的PCI擴(kuò)展)是基于PC的堅(jiān)固平臺(tái)，提供了用于測(cè)量與自動(dòng)化系統(tǒng)的高性能低成本部署解決方案。PXI將外設(shè)組件互連標(biāo)準(zhǔn)(PCI)電子總線與堅(jiān)固的CompactPCI模塊化Eurocard機(jī)械封裝結(jié)合在一起，并增加了專用同步總線和關(guān)鍵軟件特性。

　　機(jī)箱包含高性能PXI背板，其中包含PCI總線和定時(shí)與觸發(fā)總線。PXI模塊化儀器增加了10 MHz專用系統(tǒng)參考時(shí)鐘、PXI觸發(fā)總線、星型觸發(fā)總線和槽對(duì)槽局部總線，滿足了高級(jí)定時(shí)、同步與邊帶通信的需求，并且不損失任何PCI的優(yōu)點(diǎn)。

　　在PXI機(jī)箱之間共享參考時(shí)鐘最簡(jiǎn)單的方法是使用機(jī)箱背部的CLK10 BNC接頭。幾乎所有的現(xiàn)代PXI機(jī)箱都有BNC端子。每個(gè)機(jī)箱有CLK10輸出接頭和CLK10輸入接頭。將機(jī)箱的CLK10輸出與另一個(gè)機(jī)箱的CLK10輸入相連，就可以確保使用相同的參考時(shí)鐘。

　　要共享開始觸發(fā)器，推薦使用NI數(shù)據(jù)采集(DAQ)設(shè)備。一個(gè)機(jī)箱可以將觸發(fā)信號(hào)導(dǎo)出供一個(gè)或多個(gè)其他機(jī)箱作為開始信號(hào)使用。

　　圖8 是硬件同步配置的例子。在這個(gè)配置中，NI PXI-1042主機(jī)箱利用BNC電纜將CLK10作為時(shí)鐘參考導(dǎo)出到N個(gè)其他PXI機(jī)箱。所有機(jī)箱均導(dǎo)入外部開始信號(hào)。您可以閱讀高級(jí)定時(shí)與同步系統(tǒng)設(shè)計(jì)了解多機(jī)箱同步的更多信息。

　　NI VeriStand在一個(gè)機(jī)箱內(nèi)自動(dòng)處理所有硬件同步，還可以導(dǎo)出或?qū)氩蓸訒r(shí)鐘和觸發(fā)信號(hào)到其他目標(biāo)上。

　　在NI VeriStand系統(tǒng)瀏覽器中將數(shù)據(jù)采集設(shè)備添加到系統(tǒng)配置后，您可以在圖9中看到一個(gè)數(shù)據(jù)采集設(shè)備的名稱用粗體顯示。NI VeriStand自動(dòng)選擇了這個(gè)設(shè)備作為機(jī)箱的主數(shù)據(jù)采集設(shè)備。主數(shù)據(jù)采集設(shè)備接受外部觸發(fā)信號(hào)完成多目標(biāo)同步。NI VeriStand在單個(gè)機(jī)箱中將從數(shù)據(jù)采集設(shè)備與主數(shù)據(jù)采集設(shè)備進(jìn)行同步，從設(shè)備不包含在多機(jī)箱同步中。

　　在機(jī)箱頁面中，您可以定制主數(shù)據(jù)采集設(shè)備選擇并進(jìn)行觸發(fā)。在樹形結(jié)構(gòu)中選擇機(jī)箱。您可以看到如圖10所示的頁面，圖中標(biāo)出了對(duì)多機(jī)箱硬件同步而言重要的環(huán)節(jié)。