車載COST信息處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

原創(chuàng)性聲明
　　本小組聲明所呈交的電子設(shè)計(jì)作品文章是該小組所有成員在導(dǎo)師指導(dǎo)下進(jìn)行的創(chuàng)新設(shè)計(jì)工作及取得的研究成果。盡我所知，除了文中特別加以標(biāo)注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表和撰寫過(guò)的研究成果。
電子設(shè)計(jì)題目：    車載COTS信息處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)     
電子設(shè)計(jì)小組組員簽名：    黃影 李毅 劉東 李瑞        日期：   二OO六年三月十九日

作者簡(jiǎn)介：
    黃影，男（1983-），國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院，碩士研究生
    李毅，女（1981-），國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院，碩士研究生
    劉東，男（1980-），國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院，博士研究生
    李瑞，男（1977-），國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院，博士研究生
指導(dǎo)老師：
    張春元，男（1964-），國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院教授，博士生導(dǎo)師

通訊地址：湖南省長(zhǎng)沙市國(guó)防科技大學(xué)六院五隊(duì)，郵編410073
聯(lián)系電話：黃影13723858300    李毅13574842498
E-mail：yinghuangying@nudt.edu.cn    necklacemary@163.com    
Design and Implementation of The On-Board Information Processing Platform Based on COTS
HUANG Ying    , LI Yi and ZHANG Chun-yuan 
Department of Computer
National University of Defense Technology
Changsha Hunan 410073
P．R．China
Abstract：Fault-tolerant technique is a key way to improve reliability of computer system, which is more and more widely applied in design and development of computers under on-board environment. An embedded resolvent of the on-board information processing system based on COTS was presented and implemented. In allusion to abominable environment, a multi-level fault-tolerant mechanism based-on FPGA, which has greatly improved system’s reliability and stability, were implemented, by using Altera's EP1C6Q240C8 and EP1C4F400C8. In addition, an abnormal-current-resisting protection circuit was designed with both chip-level and board-level's detections. With reliability greatly enhanced to fit the need, the system was high-performance, low-cost and small-volume.
Key words: COTS；Dual Fault-Tolerant；FPGA

車載COST信息處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
黃影，李毅，劉東，李瑞，張春元
（國(guó)防科技大學(xué)計(jì)算機(jī)學(xué)院，長(zhǎng)沙，410073）
摘要：容錯(cuò)技術(shù)是提高計(jì)算機(jī)系統(tǒng)可靠性的重要手段，廣泛應(yīng)用于各種抗惡劣環(huán)境計(jì)算機(jī)的設(shè)計(jì)中。本文提出并實(shí)現(xiàn)了一種基于COTS技術(shù)的車載信息處理系統(tǒng)的嵌入式解決方案。針對(duì)可能的惡劣工作環(huán)境，使用Altera的EP1C6Q240C8和EP1C4F400C8芯片設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的多級(jí)容錯(cuò)技術(shù)，并采用芯片和板級(jí)兩級(jí)監(jiān)測(cè)大電流保護(hù)電路，有效地提高了系統(tǒng)的可靠性和穩(wěn)定性，滿足了該信息處理系統(tǒng)性能高、成本低和體積小的要求。
關(guān)鍵詞：COTS；雙機(jī)容錯(cuò)；FPGA
中圖分類號(hào)：TP302.8                                                  文獻(xiàn)標(biāo)志碼：A

1    引言

嵌入式系統(tǒng)是泛計(jì)算領(lǐng)域的重要組成部分，是嵌入式對(duì)象宿主體系中完成某種特定功能的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)有體積小、功耗低、集成度高和子系統(tǒng)能通信融合的優(yōu)點(diǎn)。隨著汽車技術(shù)的發(fā)展以及微處理器技術(shù)的不斷進(jìn)步，在汽車電子技術(shù)中得到了廣泛應(yīng)用。目前，從車身控制、底盤控制、發(fā)動(dòng)機(jī)管理、主被動(dòng)安全系統(tǒng)到車載娛樂(lè)、信息系統(tǒng)都離不開(kāi)嵌入式技術(shù)的支持[1]。
車載信息處理平臺(tái)作為汽車商業(yè)應(yīng)用領(lǐng)域和計(jì)算機(jī)領(lǐng)域結(jié)合的產(chǎn)物，設(shè)計(jì)的目標(biāo)之一就是成本低、質(zhì)量小以及研制周期短，使用COTS（Cost-Off-The-Shelf，商用現(xiàn)貨）的元器件和開(kāi)發(fā)工具可以更好的支持這一思想。通過(guò)多級(jí)容錯(cuò)技術(shù)的應(yīng)用，本文設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)能夠惡劣輻射環(huán)境的嵌入式系統(tǒng)，能夠應(yīng)用在車載電子信息處理系統(tǒng)中。
COTS技術(shù)的引入是當(dāng)前嵌入式系統(tǒng)設(shè)計(jì)開(kāi)發(fā)的一個(gè)趨勢(shì)，在軍用和商用領(lǐng)域都有著廣闊的應(yīng)用前景。采用商用微處理器具有運(yùn)算速度快、軟件編程平臺(tái)完善、應(yīng)用軟件多、系統(tǒng)組成靈活等特點(diǎn)，但如何保證其在惡劣環(huán)境中的高可靠性、高穩(wěn)定性和高性能，是一個(gè)具有挑戰(zhàn)性的課題。

2　　車載信息處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

2.1　　系統(tǒng)結(jié)構(gòu)及功能設(shè)計(jì)
2.1.1硬件平臺(tái)結(jié)構(gòu)及其功能

車載信息處理平臺(tái)作為汽車控制系統(tǒng)的核心，是一個(gè)典型的實(shí)時(shí)嵌入式系統(tǒng)，負(fù)責(zé)汽車的電子控制和數(shù)據(jù)通訊等。該平臺(tái)系統(tǒng)的硬件平臺(tái)結(jié)構(gòu)如圖1所示，主要包括嵌入式處理器和外圍設(shè)備。 
 

圖 1車載信息處理平臺(tái)總體結(jié)構(gòu)圖
從圖1中可以看出，嵌入式車載信息處理平臺(tái)實(shí)現(xiàn)了模塊化結(jié)構(gòu)。外部存儲(chǔ)器有兩種，一是Flash存儲(chǔ)器，用于存放系統(tǒng)程序和用戶程序，因?yàn)檫@些程序有可能需要在線更新，因此采用可擦寫的Flash存儲(chǔ)器；二是SRAM控制器，用于存放臨時(shí)的數(shù)據(jù)，因?yàn)橄到y(tǒng)運(yùn)行時(shí)頻率很高，必須采用高速SRAM，提高數(shù)據(jù)讀寫的速度，以免其成為系統(tǒng)的瓶頸。
由于外設(shè)數(shù)量眾多，數(shù)據(jù)量大，接口類型各異，本設(shè)計(jì)采用USB 2.0接口作為硬件平臺(tái)對(duì)外部設(shè)備的統(tǒng)一接口，將各種外設(shè)的數(shù)據(jù)轉(zhuǎn)換成統(tǒng)一的信號(hào)，經(jīng)同一設(shè)備接口發(fā)往嵌入式硬件平臺(tái)，如此可簡(jiǎn)化接口的設(shè)計(jì)，并方便其采集數(shù)據(jù)。
如圖2所示，為嵌入式硬件平臺(tái)的體系結(jié)構(gòu)圖。該平臺(tái)共分為四個(gè)模塊： 
 

圖 2 硬件平臺(tái)體系結(jié)構(gòu)圖
    處理器（CPU）模塊
　　CPU模塊是信息處理平臺(tái)任務(wù)處理的核心，負(fù)責(zé)車載電子設(shè)備控制和數(shù)據(jù)通信等信息的處理，此外系統(tǒng)軟件也在CPU板中運(yùn)行。為了提高整個(gè)系統(tǒng)的可靠性，對(duì)CPU擬采用系統(tǒng)級(jí)的雙機(jī)容錯(cuò)設(shè)計(jì)方案，故設(shè)計(jì)中有兩個(gè)相同的CPU模塊。有關(guān)雙機(jī)容錯(cuò)機(jī)制的方案可參見(jiàn)本文2.2節(jié)。系統(tǒng)所需的有線網(wǎng)口和用于外接USB無(wú)線網(wǎng)卡的USB接口設(shè)計(jì)在兩塊CPU板中。
　　接口模塊（仲裁器模塊）
　　主要完成兩個(gè)功能：一是負(fù)責(zé)監(jiān)控雙機(jī)工作情況，并完成雙機(jī)容錯(cuò)的仲裁器功能；二是負(fù)責(zé)向系統(tǒng)外部提供各種所需的設(shè)備接口，其中包括兩個(gè)串口和一個(gè)USB接口。
    電源模塊
　　電源系統(tǒng)是一個(gè)相對(duì)獨(dú)立的系統(tǒng)，負(fù)責(zé)供電和功耗管理，并對(duì)系統(tǒng)的其他部分進(jìn)行實(shí)時(shí)檢測(cè)。當(dāng)其他系統(tǒng)發(fā)生異常時(shí)，嵌入式硬件平臺(tái)可以檢測(cè)到并對(duì)其進(jìn)行重啟，但當(dāng)嵌入式硬件平臺(tái)本身發(fā)生異常時(shí)，只能由電源系統(tǒng)對(duì)其進(jìn)行重啟。

2.1.2軟件平臺(tái)結(jié)構(gòu)及其功能
軟件平臺(tái)則包括應(yīng)用軟件和操作系統(tǒng)，軟件通過(guò)數(shù)據(jù)結(jié)構(gòu)、算法和通訊協(xié)議實(shí)現(xiàn)汽車電子控制策略，硬件則為軟件提供了運(yùn)行平臺(tái)，執(zhí)行具體控制。
如圖3所示，嵌入式系統(tǒng)軟件是整個(gè)嵌入式硬件系統(tǒng)上電啟動(dòng)后在操作系統(tǒng)上啟動(dòng)的系統(tǒng)程序，該系統(tǒng)程序與嵌入式硬件平臺(tái)集成后，使整個(gè)系統(tǒng)成為完整意義上的信息處理平臺(tái)，在此之上完成用戶程序的啟動(dòng)和停止，使具有雙機(jī)容錯(cuò)功能的平臺(tái)能夠完成全部工作（詳見(jiàn)2.2.2節(jié)）。 {{分頁(yè)}}
嵌入式軟件也是操作系統(tǒng)中用戶程序與底層硬件之間的接口，它負(fù)責(zé)操作CPU、FPGA等硬件，并根據(jù)硬件的狀態(tài)采取相應(yīng)的措施，從而為系統(tǒng)中的用戶程序提供底層的服務(wù)支持。
 

圖 3　軟件平臺(tái)結(jié)構(gòu)

2.2　　可靠性設(shè)計(jì)

作為基于COTS的信息處理平臺(tái)而言，可靠性和穩(wěn)定性是影響整個(gè)嵌入式系統(tǒng)性能的關(guān)鍵因素。因此，針對(duì)惡劣的工作環(huán)境，容錯(cuò)技術(shù)是應(yīng)用COTS器件的關(guān)鍵所在。本文對(duì)系統(tǒng)COTS器件的特點(diǎn)進(jìn)行了可靠性加固設(shè)計(jì)

2.2.1　　基于FPGA的多級(jí)容錯(cuò)機(jī)制
為適應(yīng)工作環(huán)境提高系統(tǒng)的可靠性和穩(wěn)定性，本文提出并實(shí)現(xiàn)了基于FPGA的多級(jí)容錯(cuò)機(jī)制：系統(tǒng)級(jí)基于FPGA的雙機(jī)容錯(cuò)系統(tǒng)；模塊級(jí)基于FPGA的RAM和FLASH的抗SEU容錯(cuò)；芯片級(jí)針對(duì)FPGA的抗SEU容錯(cuò)設(shè)計(jì)。通過(guò)該體系結(jié)構(gòu)的多級(jí)容錯(cuò)機(jī)制提高整個(gè)系統(tǒng)的抗SEU能力。
　　系統(tǒng)級(jí)—基于FPGA的雙機(jī)容錯(cuò)系統(tǒng)方案
本文提出的基于FPGA的雙機(jī)容錯(cuò)機(jī)制（溫備）[2]硬件設(shè)計(jì)結(jié)構(gòu)如圖4所示?？撮T狗監(jiān)控電路（WDT0和WDT1）和仲裁器（ARBITER）都是雙機(jī)容錯(cuò)系統(tǒng)中的關(guān)鍵部分，分別負(fù)責(zé)對(duì)雙機(jī)工作情況進(jìn)行監(jiān)控和通信控制等雙機(jī)信號(hào)的仲裁。兩個(gè)CPU通過(guò)中間的接口板（仲裁器）來(lái)實(shí)現(xiàn)基于溫備的雙機(jī)容錯(cuò)系統(tǒng)，以此實(shí)現(xiàn)系統(tǒng)級(jí)的冗余容錯(cuò)功能。同時(shí)，F(xiàn)PGA系統(tǒng)（即接口板）還負(fù)責(zé)提供系統(tǒng)與外界通信的接口（即由FPGA仲裁后的接口）。 
 

圖 4 基于FPGA的雙機(jī)容錯(cuò)設(shè)計(jì)結(jié)構(gòu)圖
在系統(tǒng)上電時(shí)，啟動(dòng)操作系統(tǒng)。隨后在操作系統(tǒng)上加載嵌入式系統(tǒng)軟件[3][4]，即AT91RM9200（ARM處理器）驅(qū)動(dòng)程序和守護(hù)程序。如圖5所示，守護(hù)程序啟動(dòng)后，根據(jù)仲裁器判斷系統(tǒng)的主機(jī)標(biāo)志（MS，Master Symbol），從而決定是否啟動(dòng)用戶控制運(yùn)行的用戶程序。如果守護(hù)程序獲得本機(jī)為主機(jī)的標(biāo)志，則啟動(dòng)用戶程序；反之，如果守護(hù)程序獲得當(dāng)前本機(jī)為備機(jī)的標(biāo)志，則不啟動(dòng)用戶程序。 
 

圖 5 守護(hù)程序工作流程圖
當(dāng)機(jī)組正常工作時(shí)，守護(hù)程序通過(guò)AT91RM9200驅(qū)動(dòng)程序向仲裁器模塊上的外部Watchdog監(jiān)控模塊發(fā)送心跳信號(hào)，即信號(hào)WDI。仲裁器模塊上的外部Watchdog監(jiān)控模塊通過(guò)兩臺(tái)機(jī)組發(fā)送的心跳信號(hào)判斷當(dāng)前雙機(jī)容錯(cuò)系統(tǒng)的工作狀態(tài)。如果經(jīng)過(guò)特定的時(shí)間后，仲裁器模塊上的Watchdog模塊沒(méi)有收到機(jī)組發(fā)送的心跳信號(hào)，則將會(huì)向另一臺(tái)機(jī)組發(fā)送中斷請(qǐng)求信號(hào)IS。如果另一臺(tái)機(jī)組為備機(jī)，則備機(jī)上的守護(hù)程序隨即啟動(dòng)用戶程序，使故障機(jī)重啟后進(jìn)入備機(jī)狀態(tài)。如果另一臺(tái)機(jī)組為主機(jī)，則主機(jī)繼續(xù)正常工作，故障機(jī)將會(huì)通過(guò)重啟嘗試故障的修復(fù)。
　　模塊級(jí)—基于FPGA的SDRAM和FLASH的TMR容錯(cuò)技術(shù)
由于RAM和FLASH都是存儲(chǔ)器，在惡劣環(huán)境中工作，存儲(chǔ)單元易發(fā)生單位翻轉(zhuǎn)效應(yīng)，因此采取三模冗余（Triple Module Redundancy，TMR）技術(shù)來(lái)提高RAM和FLASH等存儲(chǔ)器的可靠性。如圖6所示，F(xiàn)lash的TMR原理圖（RAM與此相同）。

 
圖 6 FLASH的TMR原理圖
　　芯片級(jí)—FPGA的重配置容錯(cuò)設(shè)計(jì)
作為系統(tǒng)可靠性的瓶頸，F(xiàn)PGA的容錯(cuò)設(shè)計(jì)是關(guān)鍵。設(shè)計(jì)原理如下：FPGA內(nèi)部對(duì)輸入輸出的I/O信號(hào)均使用在FPGA邏輯單元內(nèi)部的三模冗余，以保證數(shù)據(jù)信號(hào)和控制信號(hào)在通過(guò)FPGA內(nèi)部邏輯處理時(shí)，不受電子干擾等因素的影響（嵌入式系統(tǒng)的集成度高，易發(fā)生干擾）。如圖7所示，為FPGA的容錯(cuò)設(shè)計(jì)原理圖：

 
圖 7 FPGA的容錯(cuò)設(shè)計(jì)結(jié)構(gòu)示意圖
輸入信號(hào)B經(jīng)FPGA內(nèi)部處理前先轉(zhuǎn)存至B1、B2、B3三個(gè)FPGA的內(nèi)部存儲(chǔ)單元中；在信號(hào)B1、B2、B3經(jīng)過(guò)FPGA邏輯處理之前都分別經(jīng)過(guò)了比較器進(jìn)行比較。如果發(fā)現(xiàn)比較結(jié)果不一致,那么某個(gè)信號(hào)所在的邏輯單元可能發(fā)生錯(cuò)誤。狀態(tài)寄存器保存比較器比較后的結(jié)果并由控制邏輯判斷出錯(cuò)的存儲(chǔ)單元,并由控制邏輯自動(dòng)（通過(guò)圖中的CE使能信號(hào)）屏蔽出錯(cuò)的存儲(chǔ)單元發(fā)出來(lái)的數(shù)據(jù)。此時(shí)整個(gè)系統(tǒng)由一個(gè)三模冗余轉(zhuǎn)化成一個(gè)雙機(jī)比較，只有該對(duì)信號(hào)比較結(jié)果一致時(shí)可通過(guò)多路選擇器輸出至邏輯處理單元進(jìn)行對(duì)數(shù)據(jù)的處理；否則假如其中又有一個(gè)存儲(chǔ)單元受到影響而發(fā)生了錯(cuò)誤，那么控制邏輯判斷出錯(cuò)誤，向外界發(fā)送一個(gè)RST中斷信號(hào)，使配置芯片向FPGA進(jìn)行全局重新配置，回到原來(lái)的三模冗余狀態(tài)。如果三個(gè)比較器自身發(fā)生錯(cuò)誤,那么比較后的輸出有誤, 可以由控制邏輯判斷糾正。如果控制邏輯發(fā)生了錯(cuò)誤,那么只能發(fā)送RST信號(hào)，等待外部電路對(duì)之進(jìn)行重新配置。其中狀態(tài)寄存器中存放比較器的比較結(jié)果，從而可以由控制邏輯判斷。為了保證控制邏輯的可靠性，可以通過(guò)設(shè)置看門狗的方法，對(duì)其進(jìn)行檢測(cè)。如果該控制邏輯遇到故障出錯(cuò)則看門狗計(jì)數(shù)器超時(shí)，發(fā)送超時(shí)信號(hào)給配置電路使其對(duì)FPGA重新配置。

2.2.2    系統(tǒng)的過(guò)流監(jiān)測(cè)保護(hù)電路設(shè)計(jì)
通常消除大電流的辦法是當(dāng)大電流發(fā)生時(shí)重啟電源，即：監(jiān)測(cè)大電流的過(guò)流監(jiān)視器裝置；自動(dòng)斷電和恢復(fù)的開(kāi)關(guān)電路（即重啟電源）。
如圖8所示，本文設(shè)計(jì)的消除大電流電路工作原理如下：
 

圖 8過(guò)流監(jiān)測(cè)與保護(hù)電路原理圖
若流入負(fù)載電路的電流未超過(guò)設(shè)定的閾值電壓，則電流檢測(cè)放大器輸出的電壓經(jīng)分壓后的Voutin小于極限值，內(nèi)部電壓比較器輸出低電平（從COUT1），于是P溝道MOSFET管導(dǎo)通，即負(fù)載的供電電路連通，正常工作；若流入負(fù)載電路的電流超過(guò)了設(shè)定的閾值電流，則由Rsense檢測(cè)的電壓經(jīng)電流檢測(cè)放大器放大后，使輸出電壓Vout經(jīng)分壓Voutin后大于極限值，內(nèi)部電壓比較器翻轉(zhuǎn)，COUT1輸出高電平，使P溝道MOSFET管截止，于是負(fù)載的供電電路切斷。內(nèi)部電壓比較器為輸出鎖存型，一旦翻轉(zhuǎn)，則輸出高電平鎖存，電路保持?jǐn)嚅_(kāi)狀態(tài)，即負(fù)載斷電；大電流消失后，內(nèi)部電壓比較器復(fù)位，COUT1輸出低電平，P溝道MOSFET管導(dǎo)通，負(fù)載加電重新工作。
從圖2中可以看到，本設(shè)計(jì)對(duì)每個(gè)模塊中的關(guān)鍵芯片都有過(guò)流監(jiān)控器，一旦監(jiān)測(cè)到大電流的發(fā)生，由監(jiān)控器發(fā)送出錯(cuò)信號(hào)至電源模塊。電源模塊立即對(duì)出現(xiàn)大電流的芯片進(jìn)行斷電重啟的保護(hù)。{{分頁(yè)}}

2.3    實(shí)現(xiàn)
如圖9所示，為實(shí)現(xiàn)后的車載信息處理平臺(tái)及其子板的實(shí)物圖。該平臺(tái)由CPU板（兩塊）、電源板和接口板四部分組成，并通過(guò)PC104總線接口連接在一起。 
 
 
圖 9 車載COTS信息處理平臺(tái)原型實(shí)物圖
    CPU板
如圖9右下角所示，CPU板包括處理器AT91RM9200、FPGA芯片EP1C4F400C8、存儲(chǔ)器、總線等處理器資源，具有有線以太網(wǎng)口、USB接口等外設(shè)接口；為了便于調(diào)試，還配備了調(diào)試串口。CPU板在功能上，保留必須的外設(shè)接口。除此之外，為了提高CPU板的可靠性，對(duì)板上關(guān)鍵芯片設(shè)計(jì)大電流過(guò)流檢測(cè)和保護(hù)電路，存儲(chǔ)器的TMR冗余技術(shù)，CPU的可靠性則是采取設(shè)計(jì)中的板級(jí)雙機(jī)容錯(cuò)技術(shù)加以實(shí)現(xiàn)。
    接口板
如圖7右上角所示，接口板主要包括Altera EP1C6Q240C8的FPGA芯片、兩個(gè)RS232串口和一個(gè)USB2.0接口為信息處理平臺(tái)提供與外部設(shè)備連接的各種接口。為了與雙機(jī)容錯(cuò)方案兼容，接口板需要對(duì)兩塊CPU板串口信號(hào)和USB信號(hào)的仲裁，因此，接口板中設(shè)計(jì)有FPGA芯片用于完成該功能。接口板為信息處理平臺(tái)提供系統(tǒng)功能監(jiān)控電路，Watchdog監(jiān)控模塊在接口板中實(shí)現(xiàn)，與此配合的雙機(jī)容錯(cuò)仲裁器功能在FPGA中實(shí)現(xiàn)。接口板是系統(tǒng)級(jí)容錯(cuò)功能的核心，是接口模塊的實(shí)現(xiàn)，其硬件結(jié)構(gòu)處于整個(gè)系統(tǒng)的咽喉部位，除了對(duì)接口板所需的電源提供過(guò)流檢測(cè)和保護(hù)外，接口板還實(shí)現(xiàn)了FPGA的重配置容錯(cuò)功能，以防止接口板中FPAG芯片受到干擾而引起的錯(cuò)誤。在串口信號(hào)的仲裁等實(shí)現(xiàn)上，TTL電平的串口信號(hào)、USB信號(hào)從兩塊CPU板直接輸出，經(jīng)過(guò)PC104接口引腳的電氣連接，傳送到接口板。
    電源板
 
電源板為接口板和CPU板提供可靠穩(wěn)定的電源，通過(guò)PC104總線接口分別向接口板和CPU板分別供電；電源板為整個(gè)硬件系統(tǒng)提供大電流檢測(cè)和防護(hù)的功能，以減小或消除惡劣環(huán)境對(duì)嵌入式硬件系統(tǒng)產(chǎn)生的大電流效應(yīng)；此外，各個(gè)子板中關(guān)鍵電路或芯片（如FPGA）也設(shè)計(jì)有過(guò)流檢測(cè)電路，這些檢測(cè)電路與電源板上的檢測(cè)電路一起成為該嵌入式平臺(tái)的電源管理模塊。結(jié)合工作特點(diǎn)，系統(tǒng)的電源管理和功耗管理在電源板中實(shí)現(xiàn)：通過(guò)控制各個(gè)子板的電源供應(yīng)，可以根據(jù)實(shí)際使用情況分配功率。
    PC104總線接口
PC104總線接口仿照ISA接口定義，是應(yīng)用于嵌入式領(lǐng)域的ISA總線標(biāo)準(zhǔn)，其獨(dú)特的機(jī)械結(jié)構(gòu)增強(qiáng)了嵌入式硬件的機(jī)械強(qiáng)度，為系統(tǒng)提供一個(gè)可靠穩(wěn)定的工作平臺(tái)[5]。接口板和CPU板的過(guò)流信號(hào)經(jīng)過(guò)PC104接口傳送到電源板。電源板對(duì)接口板和兩塊CPU板分別供電，各個(gè)子板所需的電源在PC104接口中的引腳各不相同，為電源管理和功耗管理提供了便利。

3    結(jié)果分析與討論

本文最終實(shí)現(xiàn)了基于COTS的車載信息處理平臺(tái)。如圖10所示，利用CPU板的調(diào)試串口和終端顯示，通過(guò)加載裁減后的linux操作系統(tǒng)、運(yùn)行應(yīng)用軟件等測(cè)試證明該平臺(tái)都工作正常符合設(shè)計(jì)要求。 
 
 
圖 10 CPU板（主備機(jī)）調(diào)試終端顯示的工作狀態(tài)
實(shí)驗(yàn)結(jié)果表明，系統(tǒng)采用32位的AT91RM9200處理器芯片，當(dāng)主頻為180MHz時(shí)，處理器能力達(dá)到200MIPS；能夠提供32M SDRAM和16M FLASH的存儲(chǔ)空間；系統(tǒng)可外接兩路RS232串口，并且能夠外接多達(dá)127個(gè)設(shè)備的USB接口（通過(guò)USB HUB），為系統(tǒng)提供了足夠的設(shè)備擴(kuò)展能力；除去接口電纜等外圍插件，整個(gè)系統(tǒng)約重450克，體積約1cm3；整個(gè)系統(tǒng)在正常工作時(shí)的功耗約為3W以內(nèi)。因此，該系統(tǒng)具有顯著的低功耗、低成本和體積小的優(yōu)勢(shì)。
由于車載信息處理平臺(tái)的工作環(huán)境，本文通過(guò)對(duì)系統(tǒng)進(jìn)行從芯片至板級(jí)的一系列旨在提高可靠性的加固設(shè)計(jì)來(lái)提高系統(tǒng)的可靠性。但由于實(shí)驗(yàn)條件限制，該平臺(tái)未能在真實(shí)的車載環(huán)境中測(cè)試其抗輻射能力。因此，還需要通過(guò)故障注入技術(shù)模擬環(huán)境對(duì)系統(tǒng)可靠性指標(biāo)檢驗(yàn)后，才能應(yīng)用在車載環(huán)境中。盡管如此，該車載信息處理平臺(tái)已能夠?yàn)檐囕d電子設(shè)備的應(yīng)用以及軟件的設(shè)計(jì)和開(kāi)發(fā)提供有效的調(diào)試和驗(yàn)證環(huán)境。

4    結(jié)語(yǔ)

綜合成本、性能和體積等諸多因素的限制，基于COTS器件的車載信息處理平臺(tái)在商用領(lǐng)域的應(yīng)用將越來(lái)越廣泛。由于COTS器件構(gòu)建的系統(tǒng)運(yùn)行在惡劣環(huán)境中，會(huì)影響系統(tǒng)的可靠性和穩(wěn)定性。COTS器件本身可靠性不高，只能通過(guò)可靠性加固技術(shù)增強(qiáng)其穩(wěn)定性，消除影響，或盡快從影響中恢復(fù)。本文對(duì)可能引發(fā)的各種系統(tǒng)可靠性問(wèn)題進(jìn)行了分析和有效地處理：針對(duì)大電流，采用芯片和板級(jí)的兩極過(guò)流監(jiān)控和防護(hù)技術(shù)對(duì)系統(tǒng)進(jìn)行保護(hù)和恢復(fù)；采用基于FPGA的多級(jí)容錯(cuò)機(jī)制提高整個(gè)系統(tǒng)的穩(wěn)定性和可靠性。最后在此基礎(chǔ)上實(shí)現(xiàn)了車載信息處理平臺(tái)的設(shè)計(jì)方案。
由于試驗(yàn)環(huán)境和條件所限，該信息處理平臺(tái)未能在真正的車載環(huán)境下進(jìn)行測(cè)試，但各子系統(tǒng)都經(jīng)過(guò)模擬驗(yàn)證測(cè)試，且雙機(jī)系統(tǒng)溫備份工作良好。在以后的工作中，將對(duì)整個(gè)系統(tǒng)進(jìn)行可靠性量化分析并逐步完善，并對(duì)各種可靠性加固方法進(jìn)行進(jìn)一步的容錯(cuò)性能研究，使該平臺(tái)最終能在實(shí)際的車載環(huán)境中正常工作。

參考文獻(xiàn)
[1]    何瑋等．汽車嵌入式SoC系統(tǒng)的應(yīng)用與發(fā)展．電子技術(shù)應(yīng)用，2005（4）
[2]    黃影等．基于FPGA的雙級(jí)容錯(cuò)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)．深圳大學(xué)學(xué)報(bào)，2006（2）
[3]    金西等．嵌入式linux技術(shù)及其應(yīng)用．計(jì)算機(jī)應(yīng)用，2007（7）
[4]    師明珠．嵌入式應(yīng)用系統(tǒng)軟件設(shè)計(jì)技術(shù)研究．計(jì)算機(jī)工程與應(yīng)用，2002（7）
[5]    易碧金．PC/104/嵌入式計(jì)算機(jī)在儀器中的應(yīng)用前景分析．石油儀器，1999（2）