新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 基于DSP的GPS定位解算算法研究與實現(xiàn)

基于DSP的GPS定位解算算法研究與實現(xiàn)

作者: 時間:2012-03-14 來源:網(wǎng)絡 收藏

1.2 偽距的獲取
分析可知,要用戶的三維位置和時間偏移量,首先需要獲得各顆衛(wèi)星的位置和相應的偽距觀測量,因此,偽距觀測量的精度直接影響到用戶位置的精度。
接收機中,可以任意選擇一個時刻作為本地參考時間,本地參考時間與系統(tǒng)時間的差值即為時間偏移量tu。對于GPS信號發(fā)射時間而言,如果不考慮每顆衛(wèi)星的時鐘修正項,所有衛(wèi)星的導航電文子幀1的起始點都是在同一時刻發(fā)射的,因此可以認為不同衛(wèi)星的導航電文子幀1的發(fā)射時刻是相同的,但是不同衛(wèi)星的子幀1的起始點是在不同時刻接收到的,這個時間差就代表不同衛(wèi)星到接收機的時間差,即距離差。在導航電文中,子幀1每30 s出現(xiàn)1次,而不同衛(wèi)星信號到達接收機所需時間的差值最大只有20 ms。因此,很容易保證所觀測的不同衛(wèi)星的子幀1都是在同一時刻發(fā)送的。統(tǒng)計本地參考時間與所接收到的衛(wèi)星星歷子幀1的開始位置的時間間隔即可得到偽距信息,如圖1所示為偽距測量的時間關(guān)系。

本文引用地址:http://m.butianyuan.cn/article/149435.htm

e.jpg


在GPS接收機內(nèi)部存在兩種時間統(tǒng)計方式,本地時間T和道時間Ti。本地時間可以選擇任意一個時刻作為參考,之后便由本地晶振計數(shù)累加。通道時間由三部分組成:20 ms計數(shù)TD,1 ms計數(shù)TCA和C/A碼相位計數(shù)TCAphasc。每個通道在接收到導航電文子幀1的TLM遙測字時刻,三個計數(shù)值同時清零,之后由跟蹤得到的C/A碼相位為步長累加,即通道時間Ti為:
Ti=TD/50+TCA/1 000+TCAphasc/(1 023×1 000)
在某一中斷時刻,本地參考時間與GPS系統(tǒng)時間的差值即為時間偏移量tu,本地參考時問和各個通道時間的差值與光速乘積即為ρi,即:
ρi=(T-Ti)·c

2 系統(tǒng)方案設(shè)計
一般來說,在實時信號處理系統(tǒng)中,底層信號處理的特點是處理的數(shù)據(jù)量大,處理速度高,但運算結(jié)構(gòu)相對比較簡單,適于用FPGA進行硬件,這樣能同時兼顧速度及靈活性。上層信號處理的特點是處理的數(shù)據(jù)量較少,但的控制結(jié)構(gòu)復雜,適于用運算速度高,尋址方式靈活,通信機制豐富的芯片來
由于GPS接收機系統(tǒng)涉及到GPS信號捕獲、載波跟蹤算法、碼跟蹤算法、衛(wèi)星位置解算,用戶位置解算、以及大量的相關(guān)算法計算,綜合算法復雜且運算量相當大,同時GPS接收機系統(tǒng)要求很高的精度和實時的動態(tài)性能,對系統(tǒng)的體積、功耗、穩(wěn)定性等也都有較嚴格的要求。如果所有任務都由來完成,不僅對的壓力很大,還有可能滿足不了系統(tǒng)的實時性要求。為了協(xié)同DSP完成整個GPS接收機系統(tǒng)的工作,在該系統(tǒng)中采用一片DSP高速微處理器和FPGA大規(guī)??删幊剃嚵薪M合搭建了系統(tǒng)硬件平臺,F(xiàn)PGA主要完成GPS信號的捕獲、跟蹤和解擴解調(diào),以得到導航和測距信息;DSP芯片作為系統(tǒng)的主處理芯片,主要負責數(shù)據(jù)處理,以及對邏輯控制模塊的通信與控制,而系統(tǒng)外圍設(shè)備的控制與通信工作由FPGA完成。這樣可以使整個系統(tǒng)的任務合理分配,DSP芯片能更專注于大量數(shù)據(jù)的處理,使信號處理的實時性得以保證??傮w框圖如2所示。

f.jpg



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉