一種FPGA能耗優(yōu)化的方法設(shè)計

　　實時的電源分析和優(yōu)化

　　在不影響產(chǎn)品設(shè)計的前提下，使能耗達到FPGA設(shè)計的電源的預(yù)算要求需要電源分析工具利用一切可能得到的幫助。需要在開發(fā)過程中提供很多的信息，使得在原型階段之前就完成最主要的產(chǎn)品設(shè)計決定。

　　從最終產(chǎn)品的角度來看，FPGA的能耗就只是問題的一部分了。電源分析和測試需要擴展到外設(shè)電路和支持設(shè)備，這樣這些部分才能在開發(fā)時不斷修改，以達到能耗優(yōu)化的目的。

　　一種實時的方法可以讓FPGA設(shè)計達到設(shè)計的要求并在最后日期之前完成優(yōu)化工作。在開始的時候，設(shè)想FPGA開發(fā)板擁有通過一系列的感應(yīng)器實時進行電源監(jiān)控的能力，并將獲得的數(shù)據(jù)反饋回設(shè)計軟件（圖1）。

　　這樣，電源的實時情況就可以被監(jiān)視，圖表化并被記錄下來。因為節(jié)電模式包括重新編程產(chǎn)生的高峰所產(chǎn)生的能耗可以被精確估計，嵌入式硬件和軟件的選擇就可以被廣泛的開發(fā)了。關(guān)于能耗的預(yù)測則進入了量化的階段。

　　下一步就是讓最終產(chǎn)品系統(tǒng)，包括開發(fā)板和設(shè)計軟件獨立于FGPA廠商和器件。這需要開發(fā)板具有可插拔和容易交換的FPGA卡板，而且每一個變化的數(shù)據(jù)都會回復(fù)到設(shè)計軟件。之后設(shè)計軟件可以根據(jù)系統(tǒng)驅(qū)動結(jié)構(gòu)文件來支持很多不同的FPGA設(shè)備，用預(yù)先驗證并整合的IP組合來支持所有這些兼容性。

　　如果軟件系統(tǒng)還包括嵌入式設(shè)計的高度抽象捕捉功能，例如原理圖或者圖形流程的界面，就可以使和嵌入式的互動變得更為容易。嵌入式設(shè)計可以被容易實現(xiàn)或者被修改，當(dāng)FPGA設(shè)計被改變后電源能耗的變化可以被高級開發(fā)板即時的記錄。該開發(fā)板還可以涵蓋擁有“智能電源探測器”的子板，記錄所有的硬件實施，以便從功能和電源有效性的角度進行分析（圖2）。

　　更進一步來說，如果開發(fā)板忠實反映產(chǎn)品開發(fā)選擇或者甚至目標(biāo)產(chǎn)品就是開發(fā)板，從開發(fā)到原型的時間就會大幅的縮短，對于能耗分析預(yù)測工具的要求也就不是那么多了。這樣，設(shè)計的開發(fā)板就可以代替原型，并且在產(chǎn)品開發(fā)的過程中精確的執(zhí)行能耗控制。

　　有了這樣的方法，你就可以有效地開發(fā)最終產(chǎn)品的設(shè)計，并可以應(yīng)用在適合的即買即用或?qū)ｉT定制的板子上。這樣的系統(tǒng)不再需要依靠傳統(tǒng)的能耗預(yù)測工具提供精確的數(shù)值，相反可以讓用戶可以很方便的在不同的FPGA器件上遷移自己的設(shè)計，并迅速探索將嵌入式設(shè)計的選擇。

　　為未來做準備

　　在目前的設(shè)計里激發(fā)FPGA的所有特性，特別是在那些電池供電的設(shè)備中，意味著對FPGA能耗的完全理解和控制。

　　FPGA廠商為了迎合市場對低功耗的需求，推出了基于flash的非波動設(shè)備，有效能耗架構(gòu)和高級節(jié)電模式。但是不管怎么樣，基于FPGA的設(shè)計總會在能耗的有效性和功能之間有所取舍。所以選擇一個合適的工具來平衡這樣的取舍就顯得至關(guān)重要。

　　為了今天和明天的設(shè)計，關(guān)鍵是要解決如何有效的通過真實快速的原型建立來解決能耗有效性的平衡問題。用戶不能僅僅依靠能耗的預(yù)測和分析工具，而要引入先進的設(shè)計系統(tǒng)并在硬件上進行實時開發(fā)。這樣工程師就可以充分的探索創(chuàng)新的設(shè)計來最大限度的激發(fā)FPGA的所有特性，并用于開發(fā)新一代的節(jié)能產(chǎn)品。