微處理器的二次引導加載方案

引 言

　　在嵌入式系統(tǒng)中，微處理器的運行程序通常保存在其內部或外部非易失性存儲器(如EPROM、EEPROM或Flash)中。對中低速的微處理器來說，系統(tǒng)運行時程序可直接從非易失性存儲器讀取并解釋執(zhí)行;對高速微處理器來說，非易失性存儲器的讀取速度較低，不能滿足系統(tǒng)運行時程序代碼直接讀取的要求，需采用引導加載(Boot-load)方式將程序代碼從低速非易失性存儲器中加載到高速的存儲器(如SRAM或DRAM)中，系統(tǒng)運行時直接從高速存儲器中讀取程序代碼，實現系統(tǒng)的高速運行。微處理器用一片或少數幾片大規(guī)模集成電路組成的中央處理器。這些電路執(zhí)行控制部件和算術邏輯部件的功能。微處理器與傳統(tǒng)的中央處理器相比，具有體積小，重量輕和容易模塊化等優(yōu)點。微處理器的基本組成部分有：寄存器堆、運算器、時序控制電路，以及數據和地址總線。微處理器能完成取指令、執(zhí)行指令，以及與外界存儲器和邏輯部件交換信息等操作，是微型計算機的運算控制部分。它可與存儲器和外圍電路芯片組成微型計算機。

　　1 DSP上電加載分析

　　TMS320VC5509(簡稱“5509”)是TI公司的一款高性能、低功耗的定點數字信號處理芯片。5509片內具有128K字高速靜態(tài)RAM，內部只讀ROM中固化了引導加載程序(Bootloader)。5509引導表格式如圖1所示。

　　從引導表的格式可以看出，引導加載程序首先讀入雙字程序入口地址，然后讀入需要修改的寄存器數，接著是寄存器地址以及賦值，再讀入段字節(jié)數、段起始地址以及段內容，引導表以讀入雙字的O值為結束，讀完引導表后跳轉到加載程序入口執(zhí)行。

　　下面分別針對固化引導程序中的并行加載方式(16位)以及串行加載方式(16位SPI接口EEPROM)，來分析DSP上電加載可能遇到的問題。

　　對16位并行加載方式，默認從片外擴展地址0x200000(5509對應片選引腳輸出為CEl)開始讀入引導表，由于TQFP封裝的5509內部24根地址線只引出了14根，因此并行加載方式只能尋址外部214=16K字存儲空間，對超過16K字長的引導表，引導程序無法加載。

　　對16位SPI接口的EEPROM串行加載方式，5509默認利用其同步串口0(McBSP0)來模擬SPI接口，引導程序固定收發(fā)時鐘為DSP時鐘頻率的244分頻。由于引導加載過程中，5509時鐘頻率等于外部晶振頻率，因此對于24MHz時鐘頻率，加載頻率約為100kHz，對于一段僅10K字長的引導程序，完成加載需要244×lO×103×16/24×106≈1.63s。

　　針對以上兩種加載方式存在的問題，提出了利用二次引導加載方式來解決的辦法。

　　二次引導加載是采用引導加載的原理，在上電復位時，DSP內部固化的引導程序將一個自編的引導程序加載到片內，然后通過二次引導加載程序將最終需要執(zhí)行的程序加載到DSP中，從而實現更加靈活的程序加載。

　　2 并行方式下的二次加載設計

　　針對16位并行加載方式中存在的加載程序容量有限的問題，并行二次加載方案中利用DSP的GPIO口來擴展地址線，解決大于16K字程序的加載問題。這里使用兩片鐵電存儲器FM18L08(32K×8位)作為32K字外擴程序存儲器，55509地址線A[l3：1]與鐵電存儲器地址線A[12：0]相連，擴展5509的通用I/O口GPIO[7：6]，用作高位地址線與鐵電存儲器地址線A[14：1 3]相連。在二次引導加載程序中，利用軟件控制GPIO[7：6]輸出高低電平，來達到控制高位地址線的目的，電路如圖2所示。General Purpose Input Output (通用輸入/輸出)簡稱為GPIO，或總線擴展器，利用工業(yè)標準I2C、SMBus?或SPI?接口簡化了I/O口的擴展。當微控制器或芯片組沒有足夠的I/O端口，或當系統(tǒng)需要采用遠端串行通信或控制時，GPIO產品能夠提供額外的控制和監(jiān)視功能。每個GPIO端口可通過軟件分別配置成輸入或輸出。Maxim的GPIO產品線包括8端口至28端口的GPIO，提供推挽式輸出或漏極開路輸出。提供微型3mm x 3mm QFN封裝。

　　在程序加載過程中，由于并行二次引導加載程序對引導表的讀入方式與固化引導程序相同(不同的地方，只是在于如何尋址大于16K字程序地址)，因此省略了流程圖中具體讀引導表的步驟。

　　在二次加載程序中，加載開始之后，首先設置GPIO[7：6]為00h，讀入第1頁數據。如果程序在計數到8K之后仍未讀完，則對GPIO[7：6]修改翻頁，進行下一個8K的讀入。