基于JTAG的ARM芯片系統(tǒng)調(diào)試

1 引言

　　隨著嵌入式處理器性能的逐步提高，運(yùn)算速度越來(lái)越快、處理的數(shù)據(jù)量越來(lái)越大，傳統(tǒng)的調(diào)試方法如ROM駐留監(jiān)控程序以及串口調(diào)試工具已經(jīng)不能滿足要求。ARM處理器采用一種基于JTAG的ARM的內(nèi)核調(diào)試通道，它具有典型的ICE功能，基于ARM的包含有Embedded ICE(嵌入式在線仿真器)模塊的系統(tǒng)芯片通過(guò)JTAG端口與主計(jì)算機(jī)連接。通過(guò)配置支持正常的斷點(diǎn)、觀察點(diǎn)以及處理器和系統(tǒng)狀態(tài)訪問(wèn)，完成調(diào)試。為了對(duì)代碼進(jìn)行實(shí)時(shí)跟蹤，ARM的提供了嵌入式跟蹤單元(Embedded Trace Macrocell)，對(duì)應(yīng)用程序的調(diào)試將更加全面。

　　2 JTAG邊界掃描原理

　　“JTAG邊界掃描”或IEEE1149標(biāo)準(zhǔn)[1]是由“測(cè)試聯(lián)合行動(dòng)組”(Joint Test Action Group，簡(jiǎn)稱JTAG)開(kāi)發(fā)的針對(duì)PCB的“標(biāo)準(zhǔn)測(cè)試訪問(wèn)接口和邊界掃描結(jié)構(gòu)”的標(biāo)準(zhǔn)。這個(gè)標(biāo)準(zhǔn)是ARM處理器調(diào)試的基礎(chǔ)。

　　2.1 硬件電路

　　JTAG邊界掃描測(cè)試接口的一般結(jié)構(gòu)[2]如圖1所示。

　　JTAG邊界掃描硬件電路主要由三部分構(gòu)成：

　　1) TAP控制器。測(cè)試訪問(wèn)端口(TAP)控制器，是由TMS控制狀態(tài)轉(zhuǎn)換的狀態(tài)機(jī)。

　　2) 指令寄存器。用于存儲(chǔ)JTAG邊界掃描指令，通過(guò)它可以串行的輸入并執(zhí)行各種操作指令。

　　3) 數(shù)據(jù)寄存器。特定芯片的行為由測(cè)試指令寄存器的內(nèi)容決定。測(cè)試指令寄存器可用來(lái)選擇各種不同的數(shù)據(jù)寄存器。

　　2.2 邊界掃描測(cè)試信號(hào)

　　支持這個(gè)測(cè)試標(biāo)準(zhǔn)的芯片必須提供5個(gè)專用信號(hào)接口：

　　? TRST：測(cè)試復(fù)位輸入信號(hào)，低電平有效，為TAP控制器提供異步初始化信號(hào)。

　　? TCK：JTAG測(cè)試時(shí)鐘，獨(dú)立于任何系統(tǒng)時(shí)鐘，為TAP控制器和寄存器提供測(cè)試參考。

　　? TMS：TAP控制器的測(cè)試模式選擇信號(hào)，控制測(cè)試接口狀態(tài)機(jī)的操作。

　　? TDI：JTAG指令和數(shù)據(jù)寄存器的串行輸入端，給邊界掃描鏈或指令寄存器提供數(shù)據(jù)。

　　? TDO：TAG指令和數(shù)據(jù)寄存器的串行輸出。

　　2.3 指令

　　JTAG測(cè)試系統(tǒng)是通過(guò)向指令寄存器送入指令，然后使用數(shù)據(jù)寄存器進(jìn)行測(cè)試。測(cè)試指令說(shuō)明要進(jìn)行的測(cè)試種類及測(cè)試要使用的數(shù)據(jù)寄存器。測(cè)試指令分為公開(kāi)指令和私有指令。公開(kāi)指令已經(jīng)定義且用于通用測(cè)試。私用指令用于片上的專用測(cè)試，測(cè)試標(biāo)準(zhǔn)沒(méi)有規(guī)定如何使用私有指令。測(cè)試標(biāo)準(zhǔn)支持的最小集的公開(kāi)指令有：

　　? BYPASS：器件將TDI經(jīng)一個(gè)時(shí)鐘延時(shí)連接到TDO，用于同一個(gè)測(cè)試環(huán)中其它器件的測(cè)試。

　　? EXTEST：將邊界掃描寄存器連接到TDI和TDO之間，用于支持板級(jí)連接測(cè)試。

　　? IDCODE：將ID寄存器連接到TDI和TDO之間。通過(guò)它可以讀出器件ID(廠家賦與的固定標(biāo)識(shí)，包括產(chǎn)品編號(hào)及版本碼)。

　　? INTEST：將邊界掃描寄存器連接到TDI和TDO之間。

　　3 EmbeddedICE

　　ARM的EmbeddedICE調(diào)試結(jié)構(gòu)[3]是一種基于JTAG的ARM的內(nèi)核調(diào)試通道，它是基于JTAG測(cè)試端口的擴(kuò)展，引入了附加的斷點(diǎn)和觀測(cè)點(diǎn)寄存器，這些數(shù)據(jù)寄存器可以通過(guò)專用JTAG指令來(lái)訪問(wèn)，一個(gè)跟蹤緩沖器也可用相似的方法訪問(wèn)。ARM核周圍的掃描路徑可以將指令加入ARM流水線并且不會(huì)干擾系統(tǒng)的其它部分。這些指令可以訪問(wèn)及修改ARM和系統(tǒng)的狀態(tài)。由于EmbeddedICE條件斷點(diǎn)，單步運(yùn)行等功能的實(shí)現(xiàn)是基于片上JTAG測(cè)試訪問(wèn)端口進(jìn)行調(diào)試，芯片不需要增加額外的引腳，避免使用笨重的、不可靠的探針接插設(shè)備完成調(diào)試。芯片中的調(diào)試模塊與外部的系統(tǒng)時(shí)序分開(kāi)，可以直接運(yùn)行在芯片內(nèi)部的獨(dú)立時(shí)鐘速度。

　　3.1 硬件結(jié)構(gòu)

　　EmbeddedICE模塊包括兩個(gè)觀察點(diǎn)寄存器和控制與狀態(tài)寄存器，還包括一個(gè)Debug comms端口。當(dāng)?shù)刂?、?shù)據(jù)和控制信號(hào)與觀察點(diǎn)寄存器的編程數(shù)據(jù)相匹配時(shí)，也就是觸發(fā)條件滿足時(shí)，觀察點(diǎn)寄存器可以中止處理器。由于比較是在屏蔽控制下進(jìn)行的，因此當(dāng)ROM或RAM中的一條指令執(zhí)行時(shí)，任何一個(gè)觀察點(diǎn)寄存器可配置為能夠中止處理器的斷點(diǎn)寄存器。

　　1) 觀察點(diǎn)

　　每個(gè)觀察點(diǎn)皆可以觀察ARM地址總線、數(shù)據(jù)總線、和

等信號(hào)的特定組合值。任何一個(gè)組合值與觀察點(diǎn)寄存器值匹配則中止處理器。另外一種方式是把兩個(gè)觀察點(diǎn)鏈接起來(lái)，只有第一個(gè)觀察點(diǎn)先匹配了，當(dāng)?shù)诙€(gè)觀察點(diǎn)再匹配時(shí)將使處理器中止。

　　2) 寄存器

　　EmbeddedICE寄存器通過(guò)JTAG測(cè)試端口使用專用掃描鏈編程。掃描鏈38位長(zhǎng)，包括32個(gè)數(shù)據(jù)位，5個(gè)地址位和一個(gè)控制寄存器是讀還是寫的 位。地址位指定特定的寄存器，地址和寄存器一一對(duì)應(yīng)。

　　3) Debug comms端口

　　debug comms端口運(yùn)行在目標(biāo)系統(tǒng)上的軟件可以通過(guò)這個(gè)端口與主機(jī)通信。運(yùn)行在目標(biāo)系統(tǒng)上的軟件將comms端口視為一個(gè)6位控制寄存器和32位可讀寫寄存器，可以使用對(duì)協(xié)處理器14的MRC和MCR指令訪問(wèn)。主機(jī)將這些寄存器視為EmbeddedICE寄存器。

　　3.2 實(shí)現(xiàn)原理

　　1) 訪問(wèn)狀態(tài)

　　EmbeddedICE模塊允許程序在指定點(diǎn)中止，但不允許直接觀測(cè)、修改處理器或系統(tǒng)狀態(tài)。這可以通過(guò)屬于JTAG端口訪問(wèn)的掃描路徑實(shí)現(xiàn)。訪問(wèn)處理器狀態(tài)的方法是中止處理器，再在處理器指令序列中強(qiáng)制插入一條多寄存器存取指令。然后通過(guò)掃描鏈向處理器加入時(shí)鐘，使處理器將寄存器內(nèi)容送到數(shù)據(jù)端口。每個(gè)寄存器的值都可以被掃描鏈采樣并移出。

　　2) 調(diào)試

　　基于ARM的包括EmbeddedICE模塊的系統(tǒng)芯片通過(guò)JTAG端口和協(xié)議轉(zhuǎn)換器與主計(jì)算機(jī)連接。這種配置支持正常的斷點(diǎn)、觀察點(diǎn)以及處理器和系統(tǒng)狀態(tài)訪問(wèn)，(除上面介紹的comms端口以外)這是程序設(shè)計(jì)人員在本地或基于ICE的調(diào)試中習(xí)慣采用的方式。采用適當(dāng)?shù)闹鳈C(jī)調(diào)試軟件，以較少的硬件代價(jià)得到完全的源代碼級(jí)調(diào)試功能。