如何以10進(jìn)位顯示8位數(shù)的七段顯示器？

七段顯示器在DE2可當(dāng)成Verilog的控制臺(tái)，做為16進(jìn)位的輸出結(jié)果。

介紹
使用環(huán)境：Quartus II 7.2 SP3 + DE2 (旋風(fēng)II EP2C35F627C6)

簡(jiǎn)單的使用開關(guān)當(dāng)成2進(jìn)位輸入，并用8位數(shù)的七段顯示器顯示10進(jìn)位的結(jié)果。

switch_seg10.v/Verilog

1/*
2 (c) OOMusou 2008年
3
4文件名 ： switch_seg10.v
5編譯器 ： Quartus II 7.2 SP3
6描述： 演示如何使用8位7段顯示小數(shù)
7發(fā)行 ： 07/20/2008 1.0
8 *
9模塊switch_seg10 (
輸入的10 [17 ：0] SW，
輸出的11 [6 ：0] HEX0，
輸出的12 [6 ：0] HEX1，
輸出的13 [6 ：0] HEX2，
輸出的14 [6 ：0] HEX3，
輸出的15 [6 ：0] HEX4，
輸出的16 [6 ：0] HEX5，
輸出的17 [6 ：0] HEX6，
輸出的18 [6 ：0] HEX7
19);
20
21 seg7_lut_8 u0 (
22 .i_dig (SW)，
23 .o_seg0 (HEX0)，
24 .o_seg1 (HEX1)，
25 .o_seg2 (HEX2)，
26 .o_seg3 (HEX3)，
27 .o_seg4 (HEX4)，
28 .o_seg5 (HEX5)，
29 .o_seg6 (HEX6)，
30 .o_seg7 (HEX7)
31);
32
33 endmodule

這是頂面模塊，負(fù)責(zé)建立例化seg7_lut8。