如何降低藍牙裝置的功耗

　　隨著人們生活水平的提高以及安全防范意識的加強，視頻監(jiān)控系統(tǒng)得到了廣泛應用。目前的監(jiān)控多以PC機為主，只能起到簡單的視頻記錄功能，同時需要配備專人監(jiān)視屏幕。對于一些少有人出入的重要場所，通過人工方式對屏幕監(jiān)控是一件麻煩的事情，而且PC機還需要配備大容量的硬盤來保存所有視頻圖像，硬盤使用量極大。針對這種情況，本文設計了一個無人值守的監(jiān)控系統(tǒng)。系統(tǒng)在無人進入監(jiān)視范圍時不保存視頻圖像，當有人進入監(jiān)視范圍時才啟動視頻記錄程序，同時自動快速捕獲人臉，利用模式識別與圖像處理技術對人臉特征進行分析，提取其特征量并與人臉庫中的特征量進行匹配，判斷是否為非法人員，如果是則進行報警，并通過網絡提醒遠程監(jiān)控中心注意監(jiān)視。對于平時很少有人出現的場合，利用該監(jiān)控系統(tǒng)可以減少數據容量，減少監(jiān)控人員，而且不會擔心錯過監(jiān)視對象。本系統(tǒng)是在原有一代產品的基礎上對硬件電路設計及軟件算法上進行了改進。實踐證明系統(tǒng)的反應速度、識別處理速度等都有了較大提高。
1 系統(tǒng)概述
　　攝像機在主控系統(tǒng)的控制下工作，在沒有移動目標進入的情況下，攝像機的數據不存儲。當拍攝到有人進入后，主控系統(tǒng)立即控制攝像機對非法進入指定區(qū)域的人體進行跟蹤，并在跟蹤過程當中對人臉定位并快速準確地獲取其面部圖像，同時啟動錄像功能；然后通過一系列的數字圖像處理方法對面部圖像進行分析、處理，確定是否為非法入侵，如果是則啟動報警系統(tǒng)。利用多個這樣的子系統(tǒng)可組成一個監(jiān)控網絡，各個子系統(tǒng)通過網絡與監(jiān)控中心連接。因各個子系統(tǒng)具有智能監(jiān)控功能，所以監(jiān)控中心只配備一個值守人員即可監(jiān)控20個以上的監(jiān)控點，大大減少了人員的使用。
2 系統(tǒng)硬件組成
　　由于該系統(tǒng)處理的數據量較大，且要求實時性強，故采用DSP和FPGA相結合的方法，加上圖像數據采集芯片以及存儲芯片，構成核心圖像處理單元。同時配備有本地報警模塊、網絡傳輸等，從而構成了一個完整的監(jiān)控系統(tǒng)。系統(tǒng)組成框圖如圖1所示。與原有系統(tǒng)相比，本系統(tǒng)作了如下改進：把原來只作為數據緩沖處理的FPGA設計為主控芯片，控制數據的輸入調理和輸出報警，而把DSP解放出來，專門用作圖像處理及傳輸。這樣可以提高數據的處理速度，從而提高系統(tǒng)的反應速度。

2.1 系統(tǒng)主要芯片的選用
　　(1)圖像采集芯片采用TVP5150。TVP5150是具備超低功耗、支持NTSC／PAL／SECAM等格式的高性能視頻解碼器。在正常工作時，它的功耗僅115 mW，通過設置內部寄存器，可以將模擬圖像信號轉換為YUV4:2:2格式的ITU-R BT.656數字信號，并直接送到DM642進行處理。
　　(2)為提供系統(tǒng)的快速反應能力，圖像處理芯片的選擇尤為關鍵，綜合各方面的因素，DSP選用TI公司專用多媒體芯片TMS320DM642(簡稱“DM642”)。DM642基于C64x內核，可在720 MHz時鐘頻率下工作，每個指令周期可并行8條32 bit指令，能達到5 760 MIPS的峰值計算速度[6]。DM642采用了2級緩存結構(L1和L2)，大大提高了程序的運行速度。片內64 bit的EMIF(External Memory Interface)接口可以與SDRAM、Flash等存儲器進行無縫連接，極大地方便了大量數據的搬移。此外，DM642還擁有3個專用的視頻端口(VP0～VP2)，用于接收、處理視頻和音頻數據，系統(tǒng)功能擴展十分方便。此外，DM642自帶的EMAC口以及從EMTF口擴展出來的ATA口，還為處理完成后產生的海量數據提供了存儲通道[5]。DM642需要外加SDRAM（4 M64 bit），用于存放程序和緩存數字視頻，以及FLASH（4 M8 bit），用于存放固化程序，以便進行ROM引導。
　　(3)FPGA負責實現系統(tǒng)的邏輯、輸出控制以及內部緩存的時序控制。為實現圖像的實時采集和處理，需要視頻采集和圖像處理并行工作。采集到的圖像數據送到DSP前的緩存接口設計是關鍵，設計的優(yōu)劣直接影響到系統(tǒng)的反應速度。要提高數據緩存讀取速度，可利用FPGA內部資源構建高速雙口RAM作為內部緩存，使數據幀處理交替進行，從而實現數據采集與處理同時進行，其內部結構如圖2的虛線框內所示。采集到的數字視頻信號先經過濾波處理，之后送入邏輯單元A，A負責產生時鐘及數據邏輯控制。輸入的視頻數據信號在A的控制下，進入到緩沖器寄存器B和C，在控制單元D的控制下，送到雙口RAM。為了實現實時圖像采集和處理，使得FPGA對圖像數據的緩沖和DSP對圖像數據的讀取同步進行，將RAM分成相等的2塊，即RAM1和RAM2。在系統(tǒng)工作的過程中，一塊用于緩沖圖像數據，FPGA分類緩沖后的圖像信號寫入該存儲區(qū)；另一塊則由DSP用于對圖像數據的讀取，DSP可以直接對這個存儲區(qū)的數據進行運算。該緩存結構的另一特點是FPGA和DSP對雙口RAM的尋址是來回切換的。因為DSP讀取RAM的速度大于FPGA寫RAM的速度，所以切換信號僅由FPGA發(fā)出。當FPGA分類緩沖數據寫滿RAM1時，FPGA向DSP發(fā)出一個中斷信號，此時DSP讀取RAM1中的數據，同時FPGA的緩沖數據寫入RAM2。當RAM2中數據寫滿時，FPGA再向DSP發(fā)出中斷信號，DSP讀取RAM2中的數據，同時FPGA的緩沖數據RAM1。如此交替實現圖像數據讀寫同時進行，從而提高了數據處理的速度。

　　FPGA的選擇較為關鍵，內部RAM的資源決定系統(tǒng)的反應速度。在原有一代系統(tǒng)中選用的FPGA資源較少，不足以存儲一幀圖像，因此數據的讀寫只能分塊進行，需要控制邏輯較為復雜，同時也降低了整個系統(tǒng)的速度。對于一幀720×576的圖像，共有414 720像素，每個像素8 bit，即共有414 KB的數據。因此可選用Altera公司的CycloneIII系列產品EP3C120。Cyclone III系列的FPGA采用65 nm技術，具有低功耗、低成本和高性能特點， EP3C120內部擁有120K個邏輯單元(LE)，4 Mbit嵌入式存儲器，288個嵌入式18×18乘法器，可以滿足一幀圖像的存儲，在處理數據時可按照奇偶幀分別進行讀寫。