采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

2．3 程序仿真
在QuartusⅡ軟件中，用原理圖的方式把上面兩個(gè)程序例化成工程。圖2為例化后的結(jié)果。

ROM中的數(shù)據(jù)采用．mif格式進(jìn)行存儲(chǔ)。ROM中存儲(chǔ)的數(shù)據(jù)如圖3所示。

對(duì)工程進(jìn)行全編譯，用啟動(dòng)仿真器對(duì)工程進(jìn)行功能仿真。仿真結(jié)果如圖4所示。從仿真結(jié)果可以看出，din_dac輸出的數(shù)據(jù)與ROM內(nèi)寫(xiě)入的數(shù)據(jù)完全一致。clk_dac和cs_dac：也完全滿(mǎn)足數(shù)／模轉(zhuǎn)換器所需的控制信號(hào)。

3 數(shù)／模轉(zhuǎn)換器和運(yùn)算放大器的設(shè)計(jì)
采用TI公司的TLC5615和OPA551分別作為數(shù)／模轉(zhuǎn)換器和運(yùn)算放大器。TLC5615是10位電壓輸出型數(shù)／模轉(zhuǎn)換器，其轉(zhuǎn)換輸出如式(1)所示。

從式(1)可看出，數(shù)／模轉(zhuǎn)換輸出由參考電壓VREFIN和輸入數(shù)據(jù)Code決定，輸出精度達(dá)到1／1 024，因此可以達(dá)到很高的調(diào)壓精度。
兩款元器件均采用DIP封裝形式，可以即插即用，加上價(jià)格不高，特別適合用來(lái)實(shí)驗(yàn)。數(shù)／模轉(zhuǎn)換器和運(yùn)算放大器的硬件連接原理圖如圖5所示。OPA采用同相輸入，放大后的輸出電壓值為：

通過(guò)改變R3和R2的值，在輸入不變的條件下便可改變輸出電壓。

4 實(shí)驗(yàn)結(jié)果
取Vref=2．16 V，R1=2．5 kΩ，R2=3 kΩ，R3=15 kΩ，V+=30 V。V_=-30 V，ROM中的數(shù)據(jù)如圖6所示。

實(shí)驗(yàn)只用到ROM的30個(gè)單元數(shù)據(jù)，即只產(chǎn)生30路可編程電壓。把．sof文件加載到FPGA中。實(shí)驗(yàn)結(jié)果在示波器顯示如圖7所示。

圖7中上邊曲線(xiàn)為放大后的電壓，下面曲線(xiàn)為數(shù)／模轉(zhuǎn)換輸出的電壓。根據(jù)式(1)算出數(shù)／模轉(zhuǎn)換器的輸出電壓最大值Vmax=4．315 V．測(cè)得值為4．32 V。根據(jù)式(2)算出Vmax=25．89 V，測(cè)得值為26．0 V。圖7中各階輸出電壓均與圖6中數(shù)據(jù)相對(duì)應(yīng)。實(shí)際測(cè)試結(jié)果與理論計(jì)算相吻合。實(shí)驗(yàn)表明，系統(tǒng)的精度高，穩(wěn)定性強(qiáng)。

5 結(jié) 語(yǔ)
利用FPGA可以方便定制IP核，可重復(fù)編程，可在線(xiàn)調(diào)試的諸多優(yōu)點(diǎn)，在改變ROM的地址單元數(shù)及各單元數(shù)據(jù)以及改變分頻模塊的參數(shù)，極其方便地產(chǎn)生所需的可編程多路電壓。通過(guò)實(shí)驗(yàn)表明，系統(tǒng)產(chǎn)生的電壓穩(wěn)定，精度高，可調(diào)范圍大（0-26V），適合為電子元件或者對(duì)多像素的元件提電源。此外，本文給出了完整的程序代碼、原理圖參數(shù)，具有一定的工程參考價(jià)值。