新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)

基于雙DSP的實(shí)時(shí)圖像處理系統(tǒng)

作者: 時(shí)間:2009-12-25 來(lái)源:網(wǎng)絡(luò) 收藏

為了盡可能地獲得高性能,我們提出以兩個(gè)TMS320C62x為中央核心構(gòu)成雙系統(tǒng),由FPGA(這里采用ALTERA的FLEX系列)實(shí)現(xiàn)系統(tǒng)互連。系統(tǒng)分為器模塊、FPGS組模塊和各總線接口模塊等,如圖2所示。其中處理器模塊包含TMS320C62x、內(nèi)存空間以及相應(yīng)邏輯。處理器作為最小處理單元模塊而存在,可以完成相應(yīng)的處理子任務(wù)。在我們的系統(tǒng)中設(shè)備了兩個(gè)這樣的處理子任務(wù)。在兩個(gè)處理模塊都是在系統(tǒng)核心FPGA控制下運(yùn)行的。而FPGA作為系統(tǒng)中心,負(fù)責(zé)兩個(gè)微處理器互相通信、互相協(xié)調(diào)以及它們與外界(這里通過(guò)主從總線和互連總線)的信息交換。同時(shí),系統(tǒng)處理子任務(wù)可以由FPGA直接派發(fā)給處理器。靈活的FPGA體系結(jié)構(gòu)設(shè)計(jì)是該系統(tǒng)有效性的保證。在實(shí)際應(yīng)用中,可以根據(jù)系統(tǒng)的任務(wù),通過(guò)配置FPGA控制兩個(gè)微處理器按流水線方式運(yùn)行,也可以控制它們按MIMD方式并行處理同一輸入。為了提高數(shù)據(jù)交換的效率,在FPGA控制下的數(shù)據(jù)交換中心設(shè)置了靈活的系統(tǒng)存儲(chǔ)空間。而這塊存儲(chǔ)空間與的局部存儲(chǔ)空間構(gòu)成了一種分布共享式的結(jié)構(gòu)。然而不同于一般的分布共享式存儲(chǔ)結(jié)構(gòu)的,我們的系統(tǒng)存儲(chǔ)空間相對(duì)獨(dú)立,不是直接掛接在各的地址空間中,而是通過(guò)兩者的HPI口進(jìn)行互連。從嚴(yán)格意義上講,這種結(jié)構(gòu)不能算分布共享式存儲(chǔ)結(jié)構(gòu),而應(yīng)稱(chēng)之為一種松散的分布共享式存儲(chǔ)結(jié)構(gòu)。由于并行效率要求,我們將系統(tǒng)存儲(chǔ)空間設(shè)置為兩個(gè)Bank結(jié)構(gòu),兩個(gè)Bank是獨(dú)立控制和運(yùn)行的,系統(tǒng)的實(shí)際框圖見(jiàn)圖3。

由于系統(tǒng)的互連、各個(gè)接口以及數(shù)據(jù)通道都是通過(guò)FPGA完成,并在FPGA內(nèi)部實(shí)現(xiàn)除一些必要邏輯之外的其它所有邏輯,因此系統(tǒng)的重構(gòu)非常方便。這是系統(tǒng)設(shè)計(jì)中的最大特點(diǎn)。另外系統(tǒng)還有其它幾個(gè)優(yōu)點(diǎn):(1)系統(tǒng)可測(cè)性。由于所有的接口邏輯(包括微處理器以及板上其它接口)都由FPGA實(shí)現(xiàn),并且由于系統(tǒng)實(shí)現(xiàn)主從接口邏輯,完全可通過(guò)軟件獲取系統(tǒng)內(nèi)部運(yùn)行的所有狀態(tài)。在系統(tǒng)調(diào)試階段,可以增加一些測(cè)試點(diǎn)和測(cè)試狀態(tài)字節(jié),相當(dāng)于將該信息處理子系統(tǒng)在一個(gè)優(yōu)良有數(shù)字測(cè)試環(huán)境下運(yùn)行,使得系統(tǒng)的可測(cè)大大提高;(2)系統(tǒng)可裁減性。由于FPGA的實(shí)現(xiàn)完全類(lèi)似于軟件的編程工作,我們可以使系統(tǒng)設(shè)計(jì)變?yōu)檐浖K的設(shè)計(jì),模塊化設(shè)計(jì)方法可以使系統(tǒng)具有功能的可裁減性。根據(jù)不同應(yīng)用環(huán)境進(jìn)行不同目標(biāo)的設(shè)計(jì)將擁有不同的模塊功能;(3)系統(tǒng)設(shè)計(jì)的方便性。由于FPGA系統(tǒng)的引入,我們可以改變以往的硬件設(shè)計(jì)方案和步驟,初步的硬件連線只需關(guān)注以往的硬件設(shè)計(jì)方法和步驟,初步的硬件加線只需關(guān)注系統(tǒng)外部特征、微處理器系統(tǒng)的可能控制線性,無(wú)需詳細(xì)關(guān)注更多的細(xì)節(jié),而在系統(tǒng)調(diào)試時(shí)才注意邏輯接口的具體功能,并且都在FPGA上完成,這使得系統(tǒng)設(shè)計(jì)的周期變短。本系統(tǒng)已成功地應(yīng)用在智能移動(dòng)機(jī)器人的視覺(jué)導(dǎo)航系統(tǒng)的,以得了滿意的效果。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉