基于雙DSP的實時圖像處理系統(tǒng)

為了盡可能地獲得高性能,我們提出以兩個TMS320C62x為中央處理核心構成雙DSP處理系統(tǒng),由FPGA（這里采用ALTERA的FLEX系列）實現(xiàn)系統(tǒng)互連。系統(tǒng)分為處理器模塊、FPGS組模塊和各總線接口模塊等,如圖2所示。其中處理器模塊包含TMS320C62x、內(nèi)存空間以及相應邏輯。處理器作為最小處理單元模塊而存在,可以完成相應的處理子任務。在我們的系統(tǒng)中設備了兩個這樣的處理子任務。在兩個處理模塊都是在系統(tǒng)核心FPGA控制下運行的。而FPGA作為系統(tǒng)中心,負責兩個微處理器互相通信、互相協(xié)調(diào)以及它們與外界（這里通過主從總線和互連總線）的信息交換。同時,系統(tǒng)處理子任務可以由FPGA直接派發(fā)給處理器。靈活的FPGA體系結(jié)構設計是該系統(tǒng)有效性的保證。在實際應用中,可以根據(jù)系統(tǒng)的任務,通過配置FPGA控制兩個微處理器按流水線方式運行,也可以控制它們按MIMD方式并行處理同一輸入圖像。為了提高數(shù)據(jù)交換的效率,在FPGA控制下的數(shù)據(jù)交換中心設置了靈活的系統(tǒng)存儲空間。而這塊存儲空間與DSP的局部存儲空間構成了一種分布共享式的結(jié)構。然而不同于一般的分布共享式存儲結(jié)構的,我們的系統(tǒng)存儲空間相對獨立,不是直接掛接在各DSP的地址空間中,而是通過兩者的HPI口進行互連。從嚴格意義上講,這種結(jié)構不能算分布共享式存儲結(jié)構,而應稱之為一種松散的分布共享式存儲結(jié)構。由于并行效率要求,我們將系統(tǒng)存儲空間設置為兩個Bank結(jié)構,兩個Bank是獨立控制和運行的,系統(tǒng)的實際框圖見圖3。

由于系統(tǒng)的互連、各個接口以及數(shù)據(jù)通道都是通過FPGA完成,并在FPGA內(nèi)部實現(xiàn)除一些必要邏輯之外的其它所有邏輯,因此系統(tǒng)的重構非常方便。這是系統(tǒng)設計中的最大特點。另外系統(tǒng)還有其它幾個優(yōu)點：（1）系統(tǒng)可測性。由于所有的接口邏輯（包括微處理器以及板上其它接口）都由FPGA實現(xiàn),并且由于系統(tǒng)實現(xiàn)主從接口邏輯,完全可通過軟件獲取系統(tǒng)內(nèi)部運行的所有狀態(tài)。在系統(tǒng)調(diào)試階段,可以增加一些測試點和測試狀態(tài)字節(jié),相當于將該信息處理子系統(tǒng)在一個優(yōu)良有數(shù)字測試環(huán)境下運行,使得系統(tǒng)的可測大大提高;（2）系統(tǒng)可裁減性。由于FPGA的實現(xiàn)完全類似于軟件的編程工作,我們可以使系統(tǒng)設計變?yōu)檐浖K的設計,模塊化設計方法可以使系統(tǒng)具有功能的可裁減性。根據(jù)不同應用環(huán)境進行不同目標的設計將擁有不同的模塊功能;（3）系統(tǒng)設計的方便性。由于FPGA系統(tǒng)的引入,我們可以改變以往的硬件設計方案和步驟,初步的硬件連線只需關注以往的硬件設計方法和步驟,初步的硬件加線只需關注系統(tǒng)外部特征、微處理器系統(tǒng)的可能控制線性,無需詳細關注更多的細節(jié),而在系統(tǒng)調(diào)試時才注意邏輯接口的具體功能,并且都在FPGA上完成,這使得系統(tǒng)設計的周期變短。本系統(tǒng)已成功地應用在智能移動機器人的實時視覺導航系統(tǒng)的,以得了滿意的效果。