電力線載波通信的外圍電路設計

在整個電力載波擴頻通信系統(tǒng)中，放大驅動、耦合電路和AGC使用了12 V電源，AD7822和MAX232的工作電平是5 V，時鐘振蕩器的工作電平是3．3 V，所以需設計一套多電源供電的方案。如圖6所示，12 V電源直接由變壓器產生，5 V電源用LM1117芯片實現(xiàn)，3．3 V電源由LM25 76匹配獲得。

4 硬件抗干擾措施
系統(tǒng)的穩(wěn)定性是實現(xiàn)其功能的前提。在本系統(tǒng)中，因為需要耦合到220 V的電力線上，因此，元件的布局、布線以及電源、地線的處理都將影響電路性能和電磁兼容性能。
結合實際遇到的干擾情況，本系統(tǒng)的硬件抗干擾措施主要集中在如何提高PCB板的抗干擾性能上。主要采取了以下幾種抗干擾手段：
(1)抑制干擾源。1)在布板時讓電容、電感的引線盡量短。2)電路板上各個IC都并接了一個0．01～0．1μF高頻電容，以減小IC對電源的影響，并且高頻電容的布線、連線靠近電源端并盡量粗短，以免增大電容的等效串聯(lián)電阻，影響濾波效果。3)布線時都采用45°折角，盡量減少90°折線，以減少高頻噪聲發(fā)射。
(2)切斷干擾傳播路徑。1)充分考慮到電源對系統(tǒng)的影響，采用紋波系數小的電源管理芯片進行設計，并給FPGA芯片電源加了濾波電路以減小電源噪聲。2)布線時使晶振與FPGA芯片引腳盡量靠近，用地線隔離時鐘區(qū)，將晶振外殼接地。3)大功率器件都布線于電路板邊緣，盡量減小它對其他電路的影響。4)在PCB板子上下兩面進行大面積鋪銅并接地，以屏蔽電磁干擾。
(3)提高器件抗干擾能力的處理。1)布線時盡量減少回路環(huán)的面積，以降低感應噪聲。2)加粗電源線和地線的布線以減小壓降、降低耦合噪聲。3)IC和FPGA芯片閑置的I／O口，都予以接地或接電源。4)IC器件多采用貼片，而不是采用分布電容較大的DIP封裝。
此外，在PCB內部處理數模共地的問題時，將板內部數字地和模擬地隔離，只是在PCB與外界連接的接口處，數字地與模擬地使用一個0 Ω電阻短接。

5 整機功能測試結果分析
最后把外圍電路和調制解調芯片組合起來進行整機功能測試：(1)不帶電導線測試。接收端能準確接收到發(fā)送信號，并將發(fā)送的數據準確顯示出來，接收端和發(fā)送端具有基本的通信功能，設計方案在整機實現(xiàn)上可行。(2)雙機低壓變壓器小區(qū)內測試。在短距測試時，一開始不能正常接收，于是更改了門限值，反復測試后可達到正確接收。
在雙機小區(qū)內測試時。發(fā)現(xiàn)當距離較大時，偶爾會有誤碼。這是由于隨著距離的拉長，引入了更多的干擾，必然有多經現(xiàn)象發(fā)生，因此信號能量有所損失；同時接入點有較大的阻抗，對信號也會有衰減，同時發(fā)現(xiàn)在晚上，因用電設備減少，負載減輕，干擾減小，通信效果會比白天好。當加入CRC糾錯冗余編碼后，可以有效的消除誤碼率，實現(xiàn)正確接收。由于PN碼不長，捕獲時間一般較短，在一個PN碼周期內便可實現(xiàn)。
經過測試，在信噪比為-20 dB時，系統(tǒng)可正常搜索跟蹤，擴頻環(huán)節(jié)的接收誤碼率約達10-5左右，工作狀態(tài)穩(wěn)定，有效提高了在變參信道上的傳輸可靠性。同時經測試，該外圍電路也適用于窄帶調頻方式和其他寬帶擴頻通信方式。在該領域使用，接收誤碼率均在允許范圍內。

6 結束語
該系統(tǒng)貼近實際電力載波通信特點，力求在滿足要求的基礎上最簡化原理設計，使之實用。每個子系統(tǒng)都參考了相關的方案，精心挑選、可行性論證、改進、設計。其研究成果對于數字信號處理理論及數字通信理論的發(fā)展有著一定的意義，同時還可以應用于無線通信、有線通信等領域。