嵌入式編程的Cache原理及其需要注意的問題

1 Cache的原理

Cache即高速緩存，它的出現基于兩種因素：一、CPU的速度和性能提高很快，而主存速度較低且價格高；二、程序執(zhí)行的局部性特點。將速度較快而容量有限的SRAM構成Cache，可以盡可能發(fā)揮CPU的高速度。CPU與外設交換數據時經常用到buffer(緩沖)，這與緩存極其相似，只不過Cache是為了提高CPU和內存之間的數據交換速度而設計，而buffer是為了提高內存和硬盤(或其他I／O設備)之間的數據交換速度而設計的。

Baidu快照(cache．baidu．com)就是一個緩存的例子，其作用與計算機CPU緩存有類似之處。 Cache的原理如圖1所示。



在讀取內存數據的同時CPU將數據保存到Cache數據區(qū)，同時更新Cache映射表(保存地址信息，表示該地址的數據是否已在Cache數據區(qū)，即是否命中)。這樣，CPU再次讀取該地址數據時，就可以直接從Cache提取。讀Cache的時間遠小于直接讀內存，可提高CPU讀取數據的效率。

Cache數據區(qū)有成塊讀取的特性(Cache映射表保存的地址是塊地址，節(jié)省空間，也符合程序執(zhí)行的局部性特點)。Cache數據區(qū)遠遠小于內存空間，就需要相應的替代算法。比如最近最少使用算法，可將新數據替代使用頻率低的數據，同時更新映射表信息?？梢酝葡耄珻ache空間越大，命中率越高。

寫內存需要直接更新內存。如果映射表存在該地址信息，還需要同時更新Cache數據區(qū)。這種Cache訪問方式就稱作“直寫”，Samsung公司的ARM7微處理器S3CA510B就是這種方式。以下所討論的Cache問題除非特殊說明，否則都是“直寫”方式。

2 嵌入式編程時需注意的問題

2.1訪問外設使用Cache的問題

在訪問內存時使用Cache是不會出現問題的，但如果訪問數據易變外設(數據不依賴于CPU寫操作而改變)時使用Cache就可能出現問題。問題在于外設數據的改變不僅僅依靠CPU寫操作，CPU第一次讀取外設數據時將外設的數據和地址信息保存到Cache，第二次讀取外設數據時就可能有問題出現。這是因為數據直接從Cache提取，而外設的數據可能有改變。

因此，在訪問易變外設時要禁止使能Cache，直接讀取外設數據到CPU，而不經過Cache的任何環(huán)節(jié)，即保證不改變Cache映射表和Cache數據區(qū)內容。

S3C4510B的SYSCFG SFR(特殊功能寄存器)有用來控制Cache使能或不使能的，通過對該SFR的設置可暫時禁止Cache或重新恢復Cache功能。這樣就可以在讀取外設前禁止Cache，讀取結束后重新使能Cache，保證了外設數據讀取的正確性。寫數據到外設時采用“直寫”方式，更沒有問題。

2.2開關Cache引發(fā)的新問題

在Cache開關期間，如果有另一個進程／任務訪問內存，在此期間寫內存并且該內存在Cache中已有映射(注意，它也是被禁止Cache的，所以它不會同時更新Cache數據區(qū)的內容)，那么在Cache重新使能之后Cache數據區(qū)的信息已經過時了，而Cache映射表還是Cache禁止之前的狀態(tài)，如果CPU此時讀數據就會得到過時的數據。這樣看來，引發(fā)的問題范圍更廣了，連內存的數據讀寫正確性都無法保證。與內存泄漏的影響來比較，內存泄漏如果是一顆定時炸彈，那么Cache問題就可以說是隨時隨地都可能踩上的雷區(qū)，因為程序一旦開始就可能引發(fā)爆炸。

如圖2所示，Cache使能時Cache映射表和Cache數據區(qū)保存了內存的數據信息，這是CPU訪問內存時通過圖中實線箭頭通路實現的。內存的信息可以與Cache的信息保持一致。



Cache禁止時的情況有所變化。由圖2中虛線箭頭通路直接進行內存訪問，且地址0x00處的數據由55變?yōu)锳A，但Cache區(qū)的信息仍為之前的狀態(tài)。很明顯，Cache的數據是應該廢棄的，但是Cache映射表仍保存0x00的地址信息。Cache重新使能后，CPU再次讀取0x00地址的數據，由于Cache仍是命中，直接從Cache數據區(qū)中提取數據，這樣讀出來的數據就是0x55了。

由S3C4510B數據手冊第4節(jié)的第21頁可知：通過對SYSCFG寄存器的CE位置1或清0可使能／關閉Cache，但是Cache沒有內容自動刷新功能，在重新使能Cache時需考慮Cache數據的正確性。

為了證實以上說法，循環(huán)執(zhí)行如下測試程序：