直序擴(kuò)頻的研究與FPGA實(shí)現(xiàn)

6級(jí)m序列發(fā)生器可產(chǎn)生周期為63的PN碼序列，因?yàn)榧拇嫫髌鹗夹蛄腥羧?，輸出序列也將為全零。這樣會(huì)造成PN碼發(fā)生器進(jìn)入死鎖狀態(tài)。因此要使PN碼發(fā)生器正常工作，產(chǎn)生預(yù)期的PN序列，必須保證在起始時(shí)寄存器中至少有一個(gè)為1。設(shè)計(jì)發(fā)射端的PN碼寄存器初始狀態(tài)取“111111”。
利用VHDL程序實(shí)現(xiàn)PN碼發(fā)生器，可以采用結(jié)構(gòu)化描述方式，也可采用寄存器傳輸描述方式，兩種方式的仿真結(jié)果相同。設(shè)計(jì)采用寄存器傳輸描述方式，便于設(shè)計(jì)中修改寄存器的初始狀態(tài)。仿真結(jié)果如圖5所示。

2．3 擴(kuò)頻調(diào)制的實(shí)現(xiàn)
在實(shí)際應(yīng)用中，為達(dá)到數(shù)據(jù)符號(hào)擴(kuò)頻的目的，通常的做法是用一擴(kuò)頻碼序列與待發(fā)射的信號(hào)相乘，并且擴(kuò)頻序列具有比數(shù)據(jù)比特窄得多的時(shí)寬，從而使擴(kuò)頻序列具有比數(shù)據(jù)序列高得多的頻帶。
2．4 發(fā)射子系統(tǒng)的綜合仿真
結(jié)合前幾個(gè)模塊，整個(gè)發(fā)射子系統(tǒng)部分將存儲(chǔ)在ROM中的信息以取出后與來(lái)自PN碼發(fā)生器的偽碼序列進(jìn)行模2加，完成信號(hào)的頻譜擴(kuò)展。系統(tǒng)電路圖和仿真結(jié)果分別如圖6和圖7所示。仿真結(jié)果中，clk為全局時(shí)鐘，clk4為讀數(shù)時(shí)鐘，clk204為PN碼發(fā)生器時(shí)鐘，data為輸入數(shù)據(jù)，kuopinout為擴(kuò)頻輸出數(shù)據(jù)。從結(jié)果可以看出，實(shí)現(xiàn)了擴(kuò)頻調(diào)制的功能。

從仿真波形圖可以看出，設(shè)計(jì)的發(fā)送端按要求完成了m序列的產(chǎn)生及擴(kuò)頻調(diào)制等功能.
3 接收模塊的設(shè)計(jì)與實(shí)現(xiàn)
相對(duì)于發(fā)射子系統(tǒng)，接收子系統(tǒng)是個(gè)復(fù)雜的數(shù)字信號(hào)處理過(guò)程，它主要完成數(shù)字基帶信號(hào)的同步捕獲和解擴(kuò)。
3．1 本地PN碼發(fā)生器的設(shè)計(jì)
本地PN碼發(fā)生器與發(fā)射子系統(tǒng)中的PN碼發(fā)生器結(jié)構(gòu)完全相同。也采用m序列發(fā)生器，這里不再敘述。
3．2 同步捕獲模塊的FPGA設(shè)計(jì)與實(shí)現(xiàn)
擴(kuò)頻通信系統(tǒng)解擴(kuò)的關(guān)鍵技術(shù)是擴(kuò)頻信號(hào)的同步，其性能的好壞直接影響到系統(tǒng)的性能和可靠性，而同步的關(guān)鍵又在PN碼捕獲方法。
擴(kuò)頻碼的同步捕獲是要解決在工程上實(shí)用的問(wèn)題，包含兩方面的內(nèi)容：簡(jiǎn)單的同步捕獲設(shè)備和短的同步捕獲時(shí)間。盡管設(shè)備簡(jiǎn)單是任何一個(gè)系統(tǒng)都追求的指標(biāo)，但擴(kuò)頻通信系統(tǒng)中這個(gè)指標(biāo)更顯得重要。在不增加或少增加設(shè)備量的情況下，如何縮短擴(kuò)頻碼的同步捕獲時(shí)間是擴(kuò)頻碼同步捕獲的主要研究內(nèi)容。
擴(kuò)頻碼同步捕獲一般有以下幾個(gè)步驟：(1)確定要搜索的擴(kuò)頻碼相位的區(qū)域。(2)調(diào)整本地參考擴(kuò)頻碼的相位。(3)求解擴(kuò)頻碼的相關(guān)函數(shù)值。(4)對(duì)所求相關(guān)值進(jìn)行判決。
在綜合考慮以上因素的基礎(chǔ)上設(shè)計(jì)了數(shù)字基帶匹配濾波器的捕獲電路。匹配濾波器捕獲的最大優(yōu)點(diǎn)是捕獲時(shí)間短，可以快速完成擴(kuò)頻信號(hào)的解擴(kuò)和解調(diào)。在理想情況下，數(shù)字匹配濾波器(DMF)捕獲系統(tǒng)最多只需要一個(gè)擴(kuò)頻序列周期的時(shí)間，就可檢測(cè)出同步相位，實(shí)現(xiàn)擴(kuò)頻序列的捕獲。
在匹配濾波器中，用PN碼序列與通道的待解擴(kuò)數(shù)據(jù)進(jìn)行相關(guān)運(yùn)算，并計(jì)算出相關(guān)運(yùn)算的和，由于PN碼的重要特性就是它的自相關(guān)系數(shù)高，而互相關(guān)系數(shù)低，所以只要相關(guān)的兩路信號(hào)的PN碼一致，就可以獲得相關(guān)積分的峰值。這意味著解擴(kuò)的成功。用于PN碼同步捕捉的匹配濾波器一般采用延遲線匹配濾波器，在捕捉過(guò)程中，接收信號(hào)與本地偽碼序列連續(xù)地進(jìn)行相關(guān)處理，任何時(shí)刻的相關(guān)結(jié)果都與一個(gè)門(mén)限相比較，如果超過(guò)了門(mén)限，則表明此時(shí)刻本地PN碼序列的相位與接收碼序列相位是同步，同步過(guò)程即告完成，同時(shí)還完成了擴(kuò)頻信號(hào)的解擴(kuò)。由于PN碼的自相關(guān)特性，在一個(gè)碼周期內(nèi)總會(huì)出現(xiàn)一個(gè)相關(guān)峰，在僅T=NTC時(shí)間內(nèi)，序列所有可能的相位都被搜索了一遍，具有較高的相位搜索速度，因此它的捕捉時(shí)間很短。然而當(dāng)擴(kuò)頻碼周期較長(zhǎng)時(shí)，采用常規(guī)方法就需要較多抽頭的FIR濾波器，這樣的濾波器實(shí)現(xiàn)起來(lái)比較困難，而且占用資源較大，其硬件復(fù)雜度會(huì)隨著擴(kuò)頻碼的長(zhǎng)度成倍增長(zhǎng)。因此，將匹配濾波器在FPGA中以一種簡(jiǎn)單有效的方法來(lái)實(shí)現(xiàn)是關(guān)鍵。