基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)

摘要：為了解決高速數(shù)據(jù)采集以及數(shù)據(jù)傳輸問題，設(shè)計了基于USB通信的FPGA高速數(shù)據(jù)采集系統(tǒng)。方案以FPGA為控制核心，實現(xiàn)A／D控制、數(shù)據(jù)緩存雙口RAM和控制CY7C68013A三個功能。系統(tǒng)采用Verilog HDL語言，通過ISE軟件編程控制多個AD7356同時進行數(shù)據(jù)采集，將采集所得數(shù)據(jù)存入雙口RAM，控制CY7C68013A將數(shù)據(jù)通過USB總線上傳到PC機。系統(tǒng)進行實測實驗表明，在CY7C68013A設(shè)定為16.7Mb／s的傳輸速率下，系統(tǒng)工作正常。
關(guān)鍵詞：USB；FPGA；高速數(shù)據(jù)采集；CY7C68013A；雙口RAM

0 引言
現(xiàn)代安全防衛(wèi)系統(tǒng)中及時發(fā)現(xiàn)和定位入侵行為具有重要的現(xiàn)實意義。傳統(tǒng)的安全防衛(wèi)系統(tǒng)存在監(jiān)測距離較短、抗電磁干擾能力弱、維護成本高等缺點。分布式光纖振動傳感器能測量整個光纖長度上隨時間變化的振動信息，具有檢測距離遠、抗電磁干擾能力強、安裝后易維護等優(yōu)點，已成為長距離管道監(jiān)測和安全防衛(wèi)領(lǐng)域最具有應(yīng)用前景的技術(shù)之一。
本系統(tǒng)中需要對多路信號進行高速、高精度采集，然后將數(shù)據(jù)上傳到PC機中進行數(shù)據(jù)處理。所以上位機(PC機)和下位機(FPGA)如何高效、快速、方便地數(shù)據(jù)傳輸是本系統(tǒng)中的重要問題。目前常用的傳輸方法為RS 232串口通信方式，通信協(xié)議簡單，在交互數(shù)據(jù)量不大，傳輸速度要求不高的情況下使用非常方便。但是其通常傳輸速率在幾十Kb／s，在高速實時傳輸系統(tǒng)中無法達到要求。
本文研究基于USB接口的上、下位機通信方法，來解決數(shù)據(jù)的實時交換問題。通用串行總線(UniversalSerial Bus，USB)是計算機上的一種新型接口技術(shù)，它使得計算機和外部設(shè)備的連接十分方便。USB接口已經(jīng)和串口、并口一樣，成為PC機的標準接口。目前最新的USB 2．0接口的最高傳輸可以達到480 Mb／s，遠高于傳統(tǒng)的串、并口連接速度，可以滿足絕大多數(shù)情況的大數(shù)據(jù)量實時交換的需求。除此之外，USB接口還支持插拔，極大地方便了系統(tǒng)的開發(fā)調(diào)試和實際使用。

1 主要器件選擇
本系統(tǒng)為分布式光纖振動傳感器的數(shù)據(jù)采集和傳輸系統(tǒng)，需要實現(xiàn)的主要功能有光電轉(zhuǎn)換、A／D轉(zhuǎn)換和USB通信。系統(tǒng)的總體結(jié)構(gòu)圖如圖1所示，可以看出系統(tǒng)以FPGA為處理核心，包含光電轉(zhuǎn)換、A／D轉(zhuǎn)換和USB通信等外圍功能模塊。

由于光纖微擾動傳感器的傳感采用的是光纖，所以首先需要將信號經(jīng)過光電轉(zhuǎn)換和A／D轉(zhuǎn)換，將信號轉(zhuǎn)換為數(shù)字信號。然后，在FPGA中進行數(shù)據(jù)緩存，并對多路信號進行排序后通過USB總線將存儲器中數(shù)據(jù)上傳到PC機中。
1．1 光電轉(zhuǎn)換和A／D轉(zhuǎn)換器件
光電轉(zhuǎn)換部分采用的是PINFET，PIN管反偏高、輸出阻抗與FET的高輸入阻抗得到很好匹配，同時減少了外部干擾和雜散電容，大大降低了熱噪聲，這對低噪聲器件是非常有益的。比起目前較通用的PIN器件來說，PINFET不需要復雜的后續(xù)電路，而且其模塊化設(shè)計，使輸出噪聲較小，輸出電壓較大，為后續(xù)A／D轉(zhuǎn)換器的采樣電壓提供較好的工作范圍。
A／D轉(zhuǎn)換模塊采用的是12位雙通道差分輸入SAR型AD7356，結(jié)構(gòu)簡單實用。AD7356為12位雙通道差分輸入SAR型AD。該AD為雙通道型，所以2路信號的轉(zhuǎn)換是同時進行，減小了因轉(zhuǎn)換帶來的時間延遲。而且AD7356的采樣頻率由輸入時鐘信號決定，因此可以很方便的改變系統(tǒng)的采樣頻率，滿足系統(tǒng)1～5 MHz的采樣速率要求。另外該AD采用單2．5 V供電，可以與FPGA共用電源，使系統(tǒng)的供電系統(tǒng)簡潔。
1．2 FPGA
作為高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)緩存的FPGA，由于系統(tǒng)需要對16路信號進行高速實時緩存，所以FPGA的內(nèi)部存儲空間需要比較大。另外，系統(tǒng)由于下一步需要對于信號做初步處理以減輕PC的運算量，提高處理的實時性，所以采用的是XC4VSX25。XC4VSX25的內(nèi)部塊RAM高達2 304 KB，分布式RAM高達160 KB，完全滿足系統(tǒng)需求。而且XC4VSX25中含有128個XtremeDSP Slice，而每個XtremeDSP Slice包含一個18×18位帶補數(shù)功能的有符號乘法器、加法器邏輯和一個48位累加器，每個乘法器或累加器都能獨立使用。XtremeDSP Slice可以通過IP核的形式方便的調(diào)用，在XC4VSX25中可以方便的將乘法器和累加器進行組合，構(gòu)成所需要的數(shù)據(jù)處理結(jié)構(gòu)，為下一步信號處理提供了基礎(chǔ)。