千兆位設(shè)備PCB的信號完整性設(shè)計

　本文主要討論在千兆位數(shù)據(jù)傳輸中需考慮的信號完整性設(shè)計問題，同時介紹應(yīng)用PCB設(shè)計工具解決這些問題的方法，如趨膚效應(yīng)和介質(zhì)損耗、過孔和連接器的影響、差分信號及布線考慮、電源分配及EMI控制等。

　　通訊與計算機(jī)技術(shù)的高速發(fā)展使得高速PCB設(shè)計進(jìn)入了千兆位領(lǐng)域，新的高速器件應(yīng)用使得如此高的速率在背板和單板上的長距離傳輸成為可能，但與此同時，PCB設(shè)計中的信號完整性問題(SI)、電源完整性以及電磁兼容方面的問題也更加突出。

　　信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量，主要問題包括反射、振蕩、時序、地彈和串?dāng)_等。信號完整性差不是由某個單一因素導(dǎo)致，而是板級設(shè)計中多種因素共同引起。在千兆位設(shè)備的PCB板設(shè)計中，一個好的信號完整性設(shè)計要求工程師全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。

　　高速PCB設(shè)計EDA工具已經(jīng)從單純的仿真驗(yàn)證發(fā)展到設(shè)計和驗(yàn)證相結(jié)合，幫助設(shè)計者在設(shè)計早期設(shè)定規(guī)則以避免錯誤而不是在設(shè)計后期發(fā)現(xiàn)問題。隨著數(shù)據(jù)速率越來越高設(shè)計越來越復(fù)雜，高速PCB系統(tǒng)分析工具變得更加必要，這些工具包括時序分析、信號完整性分析、設(shè)計空間參數(shù)掃描分析、EMC設(shè)計、電源系統(tǒng)穩(wěn)定性分析等。這里我們將著重討論在千兆位設(shè)備PCB設(shè)計中信號完整性分析應(yīng)考慮的一些問題。

　　高速器件與器件模型

　　盡管千兆位發(fā)送與接收元器件供應(yīng)商會提供有關(guān)芯片的設(shè)計資料，但是器件供應(yīng)商對于新器件信號完整性的了解也存在一個過程，這樣器件供應(yīng)商給出的設(shè)計指南可能并不成熟，還有就是器件供應(yīng)商給出的設(shè)計約束條件通常都是非常苛刻的，對設(shè)計工程師來說要滿足所有的設(shè)計規(guī)則會非常困難。所以就需要信號完整性工程師運(yùn)用仿真分析工具對供應(yīng)商的約束規(guī)則和實(shí)際設(shè)計進(jìn)行分析，考察和優(yōu)化元器件選擇、拓?fù)浣Y(jié)構(gòu)、匹配方案、匹配元器件的值，并最終開發(fā)出確保信號完整性的PCB布局布線規(guī)則。因此，千兆位信號的精確仿真分析變得十分重要，而器件模型在信號完整性分析工作中的作用也越來越得到重視。

　　元器件模型通常包括IBIS模型和Spice模型。由于板級仿真只關(guān)心輸出管腳經(jīng)過互聯(lián)系統(tǒng)到輸入管腳的信號響應(yīng)，同時IC廠家不希望泄漏器件內(nèi)部詳細(xì)的電路信息，且晶體管級Spice模型仿真時間通常難以忍受，所以IBIS模型在高速PCB設(shè)計領(lǐng)域逐漸被越來越多的器件廠家和信號完整性工程師所接受。

　　對于千兆位設(shè)備PCB系統(tǒng)的仿真，工程師經(jīng)常會對IBIS模型的精確性提出質(zhì)疑。當(dāng)器件工作在晶體管的飽和與截止區(qū)時，IBIS模型缺乏足夠詳細(xì)的信息來描述，在瞬態(tài)響應(yīng)的非線性區(qū)域，用IBIS模型仿真的結(jié)果不能像晶體管級模型那樣產(chǎn)生精確的響應(yīng)信息。然而，對于ECL類型器件，可以得到和晶體管級模型仿真結(jié)果很吻合的IBIS模型，原因很簡單，ECL驅(qū)動器工作在晶體管的線性區(qū)域，輸出波形更接近于理想的波形，按IBIS標(biāo)準(zhǔn)可以得到較為精確的IBIS模型。

　　隨著數(shù)據(jù)傳輸速率提高，在ECL技術(shù)基礎(chǔ)上發(fā)展起來的差分器件得到很大發(fā)展。LVDS標(biāo)準(zhǔn)和CML等使得千兆位信號傳輸成為可能。從上面的討論可知，由于電路結(jié)構(gòu)和相應(yīng)的差分技術(shù)應(yīng)用，IBIS標(biāo)準(zhǔn)仍然適用于千兆位系統(tǒng)的設(shè)計。已發(fā)表的一些IBIS模型在2.5Gbps LVDS和CML設(shè)計中的應(yīng)用文章也證明了這一點(diǎn)。

　　由于IBIS模型不適用于描述有源電路，對于許多有預(yù)加重電路進(jìn)行損耗補(bǔ)償?shù)腉bps器件，IBIS模型并不合適。因此，在千兆位系統(tǒng)設(shè)計中，IBIS模型只有在下列情況下才可以有效工作：

　　1．差分器件工作在放大區(qū)(線性V-I曲線)

　　2．器件沒有有源預(yù)加重電路

　　3．器件有預(yù)加重電路但是沒有啟動(短的互聯(lián)系統(tǒng)下啟動預(yù)加重功能可能導(dǎo)致更差的結(jié)果)

　　4．器件有無源預(yù)加重電路，但是電路可以從器件的裸片上分離。

　　數(shù)據(jù)速率在10Gbps或以上時，輸出的波形更像正弦波，這時Spice模型就更適用。

　　損耗影響

　　當(dāng)信號頻率升高，傳輸線上的衰減就不可忽略。此時需要考慮由導(dǎo)體串連等效電阻和介質(zhì)并聯(lián)等效電導(dǎo)引起的損耗，需使用有損傳輸線模型進(jìn)行分析。