基于FPGA的數(shù)字磁通門傳感器系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)

摘要：針對(duì)傳統(tǒng)磁通門信號(hào)處理電路中模擬元件的缺點(diǎn)，設(shè)計(jì)一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的數(shù)字磁通門系統(tǒng)。整個(gè)系統(tǒng)采用閉環(huán)結(jié)構(gòu)，由激勵(lì)產(chǎn)生模塊、信號(hào)處理拱塊和負(fù)反饋模塊組成。外圍模擬電路用高速D／A、A／D芯片取代，有利于系統(tǒng)溫度穩(wěn)定性的提到。FPGA內(nèi)的數(shù)字邏輯實(shí)現(xiàn)了磁通門信號(hào)解算、激勵(lì)正弦信號(hào)發(fā)生、D／A、A／D輸入／輸出串并轉(zhuǎn)換的功能，首先用硬件描述語言(HDL)設(shè)計(jì)并仿真，然后下載、配置到FPGA中，調(diào)試完成后進(jìn)行實(shí)驗(yàn)，通過實(shí)時(shí)處理雙鐵芯磁通門傳感器探頭輸出信號(hào)對(duì)系統(tǒng)進(jìn)行測(cè)試。實(shí)驗(yàn)結(jié)果證實(shí)了系統(tǒng)功能的正確性。閉環(huán)結(jié)構(gòu)的采用提高了系統(tǒng)信號(hào)梯度線性度，與模擬系統(tǒng)相比，基于數(shù)字邏輯的設(shè)計(jì)溫度性能更穩(wěn)定，更易于小型化，可移植性更強(qiáng)。
關(guān)鍵詞：磁通門；現(xiàn)場(chǎng)可編程門陣列；硬件描述語言；信號(hào)梯度線性度

0 引言
磁通門傳感器最早于1935年發(fā)明并投入應(yīng)用，用于靜態(tài)或者低頻變化的弱磁檢測(cè)，擁有其他磁敏元件難以媲美的靈敏度和可靠性，在磁場(chǎng)測(cè)量領(lǐng)域一直占據(jù)著不可替代的位置。磁通門傳感器適用于地磁或人體磁場(chǎng)的檢測(cè)，在航空、航天、地質(zhì)勘探、醫(yī)療衛(wèi)生等領(lǐng)域有著廣泛的應(yīng)用。
磁通門傳感器探頭通常采用類似于變壓器的雙鐵芯結(jié)構(gòu)，利用軟磁鐵芯變化磁導(dǎo)率的特性將被測(cè)磁場(chǎng)調(diào)制成激勵(lì)信號(hào)的偶次諧波。信號(hào)處理系統(tǒng)對(duì)探頭輸出加以處理，從中提取與被測(cè)磁場(chǎng)大小相關(guān)的信號(hào)，轉(zhuǎn)換成直流量并輸出。
傳統(tǒng)的磁通門信號(hào)處理電路采用模擬元器件，溫度性能嚴(yán)重地受到影響，且很難小型化，可移植性也很差。與之相比，現(xiàn)代數(shù)字磁通門系統(tǒng)，溫度性能穩(wěn)定，體積小，可移植性強(qiáng)。根據(jù)應(yīng)用的具體情況，可選的實(shí)現(xiàn)方式多樣，有單片機(jī)、可編程數(shù)字邏輯，或數(shù)字信號(hào)處理(DSP)芯片等。
FPGA(Field Programmable Gate Array)是一種高速的可編程邏輯芯片，具有其他設(shè)備難以比擬的靈活性，其大部分引腳的功能、內(nèi)部電路結(jié)構(gòu)完全由用戶根據(jù)需要定義。FPGA器件具有很高的實(shí)用價(jià)值，一方面可以作為專用集成電路的替代品，直接在最終產(chǎn)品中使用，另一方面，也可以在專用集成電路開發(fā)流程中，做行為驗(yàn)證工具。
在本文中，描述了一種基于FPGA的磁通門系統(tǒng)的實(shí)現(xiàn)，系統(tǒng)采用閉環(huán)結(jié)構(gòu)，對(duì)磁通門傳感器探頭輸出的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，提取出反映被測(cè)低頻磁場(chǎng)大小的直流信號(hào)。

1 磁通門系統(tǒng)結(jié)構(gòu)和工作原理
如圖1所示，整個(gè)系統(tǒng)的硬件包括磁通門傳感器探頭，DAC，ADC和FPGA。功能上可分為傳感器激勵(lì)源、磁通門信號(hào)解算、負(fù)反饋回路三個(gè)模塊。

FPGA內(nèi)的正弦激勵(lì)發(fā)生電路和外部DAC一起構(gòu)成傳感器激勵(lì)源模塊。高速ADC和FPGA內(nèi)的A／D接口、相敏整流、低通濾波電路構(gòu)成磁通門信號(hào)解算模塊。積分放大、D／A接口、高速DAC，以及反饋網(wǎng)絡(luò)共同構(gòu)成了負(fù)反饋模塊。