基于CDMA的無(wú)線網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的設(shè)計(jì)

　　由于攝像頭輸出模擬信號(hào)，需要經(jīng)過(guò)視頻A/D轉(zhuǎn)化后，把模擬視頻信號(hào)轉(zhuǎn)化成數(shù)字視頻信號(hào)，輸入進(jìn)FPGA芯片，F(xiàn)PGA根據(jù)狀態(tài)信號(hào)SRTS0把奇偶場(chǎng)圖像信號(hào)分別存儲(chǔ)在SDRAM（ODD）和SDRAM（EVEN）中。

3.2 圖像處理模塊

　　由圖3可以清楚的看出圖像處理過(guò)程，攝像頭采集信號(hào)經(jīng)A/D轉(zhuǎn)換后送入ITU R656解碼器（Decoder），經(jīng)解碼后分出的Y、Cr、Cb三種基色信號(hào)數(shù)據(jù)線，這三種基色信號(hào)、控制信號(hào)和時(shí)鐘信號(hào)進(jìn)入緩沖器（Buffer）后共同作用輸出Y[7：0]、Cr[7:0]、Cb[7:0]三種基色信號(hào)線給RGB模塊，通過(guò)對(duì)三種基色的混合調(diào)制便可得到彩色的圖像畫(huà)面。
圖像傳輸過(guò)程中需要對(duì)圖像信息進(jìn)行壓縮。由于通常無(wú)損壓縮的壓縮比不高，所以在很多情況下，經(jīng)過(guò)無(wú)損壓縮后的數(shù)據(jù)量仍將超過(guò)實(shí)際應(yīng)用所能忍受的負(fù)荷。所以實(shí)現(xiàn)有較高壓縮比的高保真的有損圖像壓縮就很重要。

圖3 圖像處理模塊

　　本算法的編碼器包括3個(gè)步驟：第1步是對(duì)原始圖像進(jìn)行向量變換，第2步是動(dòng)態(tài)位分配的向量量化VQ(Vector Quantization)編碼，第3步是進(jìn)行一種熵編碼。相應(yīng)的解碼器也包括3個(gè)步驟：解碼器由編碼器的3個(gè)步驟的逆過(guò)程按逆序組成。圖4所示為算法編碼器和解碼器的框架圖。

圖4 編碼器和解碼器的框架

　　圖像處理部分是整個(gè)系統(tǒng)的核心，需要對(duì)外圍的器件進(jìn)行集中控制和處理。FPGA/CPLD對(duì)圖像信號(hào)的采集、控制、存儲(chǔ)數(shù)據(jù)到SRAM以及從SRAM讀取數(shù)據(jù)都在這里實(shí)現(xiàn)。選用CycloneII EP2C20F484C7芯片，利用Verilog HDL作為硬件描述語(yǔ)言，實(shí)現(xiàn)對(duì)各小模塊的連接控制。

3.3 VGA顯示模塊

　　如圖5 VGA顯示模塊所示，從攝像頭過(guò)來(lái)的信號(hào)經(jīng)過(guò)視頻解碼后到視頻處理芯片，視頻處理芯片輸出三路的R、G、B數(shù)字信號(hào)到視頻DAC，然后輸出三路的模擬R、G、B信號(hào)到顯示屏顯示。.這其中，視頻DAC的速度直接決定了輸出圖像的分辨率和刷新率，而其精度則決定了輸出圖像的質(zhì)量。DAC的速度和分辨率的關(guān)系可以通過(guò)下面的關(guān)系式得到：

　　時(shí)鐘頻率=點(diǎn)速率=(水平分辨率)×(垂直分辨率)×(刷新率)/(回掃系數(shù))；
　　水平分辨率=行的像素?cái)?shù)目；
　　垂直分辨率=幀的像素?cái)?shù)目。

圖5 VGA顯示模塊

3.4 CDMA無(wú)線模塊

　　CDMA(Code-Division Multiple Access)技術(shù)是近年來(lái)在數(shù)字移動(dòng)通信進(jìn)程中出現(xiàn)的一種先進(jìn)的無(wú)線擴(kuò)頻通信技術(shù)，具有頻譜利用率高、話音質(zhì)量好、保密性強(qiáng)、掉話率低、電磁輻射小、容量大、覆蓋廣等特點(diǎn)。

1）數(shù)據(jù)傳輸方式設(shè)計(jì)