基于FPGA的四階IIR數(shù)字濾波器設計

作者：時間：2012-05-02 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

摘要：采用FPGA實現(xiàn)四階IIR數(shù)字濾波器，通過兩個二階節(jié)級聯(lián)構成數(shù)字橢圓低通濾波器。通帶內波紋小于0.1dB，阻帶衰減大于32dB。

本文引用地址：http://m.butianyuan.cn/article/168076.htm

常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精確的線性相位特性，在信號處理方面應用極為廣泛，而且可以采用事先設計調試好的ＦＩＲ數(shù)字濾波器ＩＰＣｏｒｅ來完成設計，例如Ａｌｔｅｒａ公司提供的針對Ａｌｔｅｒａ系列可編程器件的ＭｅｇａＣｏｒｅ，但是需要向Ａｌｔｅｒａ公司購買或申請試用版。另外，對于相同的設計指標，ＦＩＲ濾波器所要求的階數(shù)比ＩＩＲ濾波器高５～１０倍，成本較高，而且信號的延遲也較大。ＩＩＲ濾波器所要求的階數(shù)不僅比ＦＩＲ濾波器低，而且可以利用模擬濾波器的設計成果，設計工作量相對較小，采用ＦＰＧＡ實現(xiàn)的ＩＩＲ濾波器同樣具有多種優(yōu)越性。

ＩＩＲ濾波器主要有巴特沃斯濾波器、切比雪夫濾波器和橢圓濾波器幾種。給出了以上三種濾波器實現(xiàn)同樣性能指標所需的階數(shù)及阻帶衰減的比較，如表１所示。

表1 三種濾波器的性能比較

原型	階數(shù)	阻帶衰減/dB
巴特沃斯	6	15
切比雪夫I型	4	25
橢圓函數(shù)	3	27

由表１可見，橢圓濾波器給出的設計階數(shù)比前兩種低，而且頻率特性較好，過渡帶較窄，但是橢圓濾波器在通帶上的非線性相位響應最明顯。本系統(tǒng)選用橢圓函數(shù)濾波器進行設計。

１原理分析

數(shù)字濾波器實際上是一個采用有限精度算法實現(xiàn)的線性非時變離散系統(tǒng)，它的設計步驟為：首先根據(jù)實際需要確定其性能指標，再求得系統(tǒng)函數(shù)Ｈ（ｚ），最后采用有限精度算法實現(xiàn)。

根據(jù)需要，本系統(tǒng)的設計指標為：模擬信號采樣頻率為２ＭＨｚ，每周期最少采樣２０點，即模擬信號的通帶邊緣頻率為ｆｐ＝１００ｋＨｚ，阻帶邊緣頻率ｆｓ＝１ＭＨｚ，通帶波動Ｒｐ不大于０．１ｄＢ（通帶誤差不大于５％），阻帶衰減Ａｓ不小于３２ｄＢ。換算為數(shù)字域指標為：Ｗｐ＝０．１π，Ｗｓ＝０．２π，Ｒｐ＝０．１ｄＢ，Ａｓ＝３２ｄＢ。系統(tǒng)函數(shù)Ｈ（ｚ）的計算采用Ｍａｔｌａｂ軟件比較方便，其中有兩個現(xiàn)成的函數(shù)可以使用：ｅｌｌｉｐｏｒｄ（ｗｐ／ｐｉ，ｗｓ／ｐｉ，Ｒｐ，Ａｓ）函數(shù)用來計算數(shù)字橢圓濾波器的階次Ｎ和３ｄＢ截止頻率ｗｎ，而ｅｌｌｉｐ（Ｎ，Ｒｐ，Ａｓ，ｗｎ）函數(shù)可以求得直接型橢圓ＩＩＲ濾波器的各個系數(shù)。通過調用以上兩個函數(shù)計算得到的系統(tǒng)函數(shù)Ｈ（ｚ）為：

這是一個四階ＩＩＲ系統(tǒng)，Ｍａｔｌａｂ計算出該系統(tǒng)的頻率響應如圖１所示，可見滿足設計要求。

如果采用直接型結構實現(xiàn)，需用的乘法器和延遲單元相對較多，而且分子和分母的系數(shù)相差較大，需要較多的二進制位數(shù)才能實現(xiàn)相應的精度要求。

如果采用二階節(jié)級聯(lián)實現(xiàn)，一來各基本節(jié)的零點、極點可以很方便地單獨進行調整，二來可以降低對二進制數(shù)位數(shù)的要求。給出了一個直接型結構轉為級聯(lián)型結構的ｄｉｒ２ｃａｓ．ｍ文件，利用該函數(shù)求得系統(tǒng)函數(shù)的級聯(lián)表達形式為：

Ｈ（ｚ）＝Ｈ１（ｚ）×Ｈ２（ｚ）＝（0.11-0.1041z -1+0.11z -2）/(1-1.58z -1+0.6469z -2)×(0.2464-0.426z -1+0.2464z -2)/(1-1.7753z -1+0.892z -2)

由上式可以看出，每個二階節(jié)的分子、分母系數(shù)差異減少了。值得注意的是，在分配二階節(jié)的增益時，要保證每個節(jié)不會發(fā)生運算溢出，可以先用Ｍａｔｌａｂ軟件分析計算來合理安排各節(jié)的增益。經(jīng)過計算，本文采用第一級分配０.１１，第二級分配０.２４６４,可以保證在要求的輸入范圍，沒有數(shù)據(jù)溢出發(fā)生。

２系統(tǒng)實現(xiàn)

將第一個二階節(jié)的系統(tǒng)函數(shù)表示為差分方程:

ｙ１(ｎ)＝ａ０ｘ(ｎ)－ａ１ｘ(ｎ－１)＋ａ２ｘ(ｎ)＋ｂ０ｙ(ｎ－１)－ｂ１ｙ(ｎ－２)

＝０．１１ｘ(ｎ)－０.１０４１ｘ(ｎ－１)＋０．１１ｘ(ｎ)＋１.５８ｙ(ｎ－１)－０.６４６９ｙ(ｎ－２)

可以看出，一個二階節(jié)的實現(xiàn)需要五次乘法運算、四次加法運算（采用二進制補碼將減法運算變?yōu)榧臃ㄟ\算）。兩個二階節(jié)共需要十次乘法運算。雖然現(xiàn)在已有上千萬門的ＦＰＧＡ產(chǎn)品可供選用，但是一般應用時全部采用硬件陣列乘法器畢竟不太合適，而如果采用串行乘法器進行分時復用，其工作速度也不太理想。

本文采用一個折中的方法實現(xiàn)，即乘加單元（ＭＡＣ）的乘法器采用陣列乘法器，而不使用串行乘法器，以提高運算速度。需要注意的是，ＭＡＸ＋ｐｌｕｓⅡ的ＬＰＭ庫中乘法運算為無符號數(shù)的陣列乘法，所以使用時需要先將兩個補碼乘數(shù)轉換為無符號數(shù)相乘后，再將乘積轉換為補碼乘積輸出。每個二階節(jié)完成一次運算共需要６個時鐘周期，而且需采用各自獨立的ＭＡＣ實現(xiàn)兩級流水線結構，即每個數(shù)據(jù)經(jīng)過兩個二階節(jié)輸出只需要６個時鐘周期。

２．１系統(tǒng)原理框圖

系統(tǒng)原理框圖如圖２所示，模擬信號經(jīng)過ＴＬＣ５５１０轉換為００Ｈ～ＦＦＨ的二進制數(shù)后，送入四階ＩＩＲ低通濾波器，處理后輸出１０位二進制數(shù)送ＡＤ７５２０得到雙極性的模擬電壓輸出。

圖3 四階IIR濾波器的頂層原理圖

２．２頂層ＩＩＲ模塊

頂層ＩＩＲ模塊如圖３所示。主要由一個時序控制模塊ＩＩＲＣ、兩個ＩＩＲ二階節(jié)模塊（ＩＩＲ１和ＩＩＲ２）構成。ＩＩＲ模塊設計為１０位二進制補碼輸入，最高位ａｄ９為補碼符號位，次高位ａｄ８用于防止運算時的溢出。可見該ＩＩＲ模塊實際可以輸入９位二進制補碼數(shù)，但ＴＬＣ５５１０的輸出數(shù)據(jù)為８位，輸入到ＩＩＲ模塊時，將ａｄ９和ａｄ８引腳均接地，即輸入為正極性電壓。

ｃｌｒ輸入端為異步清零端，高電平有效。當輸入時鐘ｃｌｋ為１２ＭＨｚ時，ＩＩＲ模塊產(chǎn)生一個頻率為２ＭＨｚ的ｃｌｋ＿ａｄ輸出時鐘提供給ＴＬＣ５５１０。輸出數(shù)據(jù)ｄｏｕｔ為１０位二進制補碼。ＩＩＲ１和ＩＩＲ２模塊構成級聯(lián)結構。

２．３ＩＩＲ１和ＩＩＲ２模塊

ＩＩＲ１、ＩＩＲ２模塊主要由兩個模塊構成，一個是數(shù)據(jù)移位模塊，在ＣＬＫ＿Ｒ時鐘作用下將差分方程的各ｘ、ｙ值延遲一個時鐘；另一個模塊是補碼乘加單元，用ＶＨＤＬ語言編寫，兩個乘數(shù)先取補后再進行陣列乘法，在ＣＬＫ＿Ｂ時鐘控制下完成一次乘加運算，乘積取補后輸出，共需要６個時鐘。

差分方程的各系數(shù)如表２所示，采用１０位定點純小數(shù)補碼表示。

表2 二階差分方程的系數(shù)