基于LPC2210的LED顯示屏控制系統(tǒng)設(shè)計(jì)
在設(shè)計(jì)中,采用LPC2210P0口的16個(gè)引腳作為顯示控制電路的接口,并分別對(duì)應(yīng)屏的使能端EN、行選中信號(hào)端(A,B,C,D)、行點(diǎn)亮數(shù)據(jù)信號(hào)端(GD1,GD2,RD1,RD2)和2路時(shí)序信號(hào)LAT,CLK等。本文引用地址:http://m.butianyuan.cn/article/169346.htm
2 系統(tǒng)軟件設(shè)計(jì)
由于本LED顯示屏的顯示控制電路,主要采用74HCl38和74HC595完成行掃描,以控制時(shí)序的方式完成列控制,且這些時(shí)序是由軟件部分完成的,因此在軟件系統(tǒng)的設(shè)計(jì)中,首要考慮時(shí)序邏輯的合理設(shè)計(jì)與實(shí)現(xiàn)。在本LED顯示屏中,需要2路時(shí)序分別是完成數(shù)據(jù)緩存的緩存時(shí)序CLK及將緩存數(shù)據(jù)點(diǎn)亮的點(diǎn)屏?xí)r序:LAT。CLK出現(xiàn)上升沿后,將數(shù)據(jù)依次存入屏的緩存,LAT出現(xiàn)上升沿后,屏將緩存內(nèi)容送到屏的某一行。除此之外還要考慮行掃描過(guò)程中行的選擇以及顯示模塊、通信模塊、清屏模塊等,子模塊的編寫與各子模塊間的協(xié)調(diào)使用等問(wèn)題。
需要指出的是為了提高LED顯示屏的可擴(kuò)展性,就勢(shì)必使系統(tǒng)提高了對(duì)頻率的要求,為此本設(shè)計(jì)在系統(tǒng)軟件的設(shè)計(jì)過(guò)程中,利用LPC2210微處理器自帶的鎖相環(huán)(PLL),對(duì)系統(tǒng)進(jìn)行了倍頻設(shè)計(jì),以提高系統(tǒng)的可擴(kuò)展性。系統(tǒng)軟件架構(gòu)設(shè)計(jì),如圖2所示。
2.1 PLL模塊
LPC2210的PLI接收的輸入時(shí)鐘頻率范圍是10~25 MHz,選用11.059 2 MHz作為系統(tǒng)的外部晶振頻率,首先需要配置PLL,計(jì)算公式如式(1)所示。
其中,F(xiàn)osc為晶振頻率,F(xiàn)cco為PLL電流控制振蕩器的頻率,cclk為PLL的輸出頻率即處理器的時(shí)鐘頻率,M與P分別為PLL的倍增器值與分頻器值。
CCO頻率可由式(2)得到。
評(píng)論