新聞中心

EEPW首頁 > 光電顯示 > 設(shè)計應(yīng)用 > PDP數(shù)據(jù)驅(qū)動模塊STV7610A及其應(yīng)用

PDP數(shù)據(jù)驅(qū)動模塊STV7610A及其應(yīng)用

作者: 時間:2005-02-21 來源:網(wǎng)絡(luò) 收藏
摘要:介紹了專用于平板顯示的電極芯片的結(jié)構(gòu)特點(diǎn)、引腳功能和工作原理,給出了顯示系統(tǒng)中的方法。由于能為電極提供高壓,因而具有較好的圖像顯示效果。

關(guān)鍵詞:等離子顯示器 高壓電極芯片 STV7610A

1 概述

等離子顯示器(Plasma Display Panel)是目前大尺寸電視中最看好的新技術(shù),但因其成本居高不下,因而普及比較緩慢。實際上,顯示屏的成本有一半是在驅(qū)動電路上,而整個驅(qū)動電路則有超過一半的成本耗費(fèi)在數(shù)據(jù)及掃描驅(qū)動線路上,因此,降低這些驅(qū)動的成本就顯得至關(guān)重要。

等離子電視的核心技術(shù)是等離子面板的制造工藝和高壓驅(qū)動電路設(shè)計,其中高壓驅(qū)動電路的設(shè)計技術(shù)目前只有NEC、日本富士電子、德州儀器公司、意法半導(dǎo)體,松下半導(dǎo)體公司擁有。STV7610A是由意法半導(dǎo)體公司(STMicroelectronics)最新開發(fā)的一款低成本、高耐壓數(shù)據(jù)電極驅(qū)動電路。它采用BCD(Bipolar-CMOS-DMOS)工藝,并集中Bipolar結(jié)構(gòu)提供的最好模擬功能效能表示、CMOS的高集成度、功率器件的高耐壓、高效率及可降低芯片功率損耗功率級線路等優(yōu)點(diǎn)。該器件將高低壓集成在同一芯片上。因此,用STV7610A作為PDP屏的數(shù)據(jù)電極驅(qū)動電路能更好地降低存儲控制電路和驅(qū)動電路成本,縮減驅(qū)動電路體積。

2 STV7610A內(nèi)部結(jié)構(gòu)及性能特點(diǎn)

STV7610A主要功能可以分為四個部分,即邏輯部分和高壓驅(qū)動部分(內(nèi)部結(jié)構(gòu)見圖1)。邏輯電路部分主要由一個96位的移位寄存器(16位6、一個96個鎖存器和基本的邏輯門構(gòu)成,其主要功能是完成對信號的移位和寄存。邏輯部分中的移位寄存器主要采用雙向移位寄存器來實實現(xiàn)整個PDP驅(qū)動芯片的雙向移位功能,鎖存器主要通過鎖存控制信號完成對前級信號的鎖存,以便需要時送給后級高壓驅(qū)動部分。STV7610A邏輯塊的電源電壓為5V,高壓驅(qū)動模塊的輸出電壓可達(dá)100V、電流為90mA;同時它還具有以下特點(diǎn):

(1) 芯片內(nèi)部功耗低;

(2) 高壓驅(qū)動模塊有效高的耐壓能力;

(3) 高速數(shù)據(jù)傳輸能力,fmax=20MHz;

(4) 工作溫度范圍寬,TA=-20~85℃。

3 STV7610A管腳定義和工作原理

STV7610A采用144管腳的TQFP封裝形式,各管腳分別按逆時針順序排列在四周。其中包括96個高壓輸出管腳、13個電源管腳、6個邏輯輸入管腳、6個邏輯輸出管腳、5個控制管腳和18個空管腳。各管腳功能說明如下:

OUT1~OUT96(管腳4~36,73~105,112~141);高壓輸出端;

VSSSUB(管腳55):整個芯片襯底接地;

VSSSLOG(管腳54):邏輯塊地;

VCC(管腳53):邏輯塊電源;

VSSP(管腳40、68、109、144):驅(qū)動塊地;

VPP(管腳1、2、66、107、108):驅(qū)動塊電源;

A1~A6(管腳59~64):正向數(shù)據(jù)輸入/輸出端;

B1~B6(管腳49~44):反向數(shù)據(jù)輸入/輸出端;

CCK(管腳56):時鐘輸入端;

F/R(管腳52):移位方向控制端。當(dāng)F/R=1時,A為輸入端,B為輸出端,移位寄存器執(zhí)行正向移位功能;當(dāng)F/R=0時,B為輸入端,A為輸出端,移位寄存器執(zhí)行反向移位功能;

STB(管腳57):鎖存使能控制端。當(dāng)STB=1時數(shù)據(jù)鎖存,當(dāng)STB=0時允許數(shù)據(jù)通過;

POL(管腳50):極性反轉(zhuǎn)控制端;

BLK(管腳51):輸出置位控制端。當(dāng)BLK=0時,所有輸出端均為低;

其余管腳均為空腳。

為解決芯片高壓部分的散熱問題。TV7610A將高壓輸出端放置在一起,并采用了多重金屬層技術(shù),其中內(nèi)層用來連接CMOS,而在頂端采用較厚金屬層連接高壓部分功率器件。為便地安裝調(diào)試,將所有控制信號放置在芯片的同一側(cè)。

各控制管腳所加信號與移位寄存器狀態(tài)和高壓驅(qū)動塊輸出狀態(tài)的關(guān)系如表1、表2所列。

表1 移位寄存器真值表

輸 入輸入/輸出移位寄存器
F/RCLKAB輸出端Q
上升沿輸入輸出正向移位
輸入輸出維持
上升沿輸出輸入反向移位
輸出輸入維持

表2 高壓輸出驅(qū)動塊真值表

QnSTBBLKPOL輸出端輸出狀態(tài)
輸出全低
輸出全高
Qn數(shù)據(jù)鎖存
數(shù)據(jù)輸出
數(shù)據(jù)輸出

現(xiàn)以正向移位為說明TV7610A的工作原理。當(dāng)F/R=1時,在CLK時鐘的上升沿,數(shù)據(jù)從Ai(i=1~6)輸入移位至寄存器內(nèi),當(dāng)STB=1時,鎖存器對前級數(shù)據(jù)進(jìn)行鎖存,而當(dāng)STB=0時,數(shù)據(jù)則由鎖存器輸出;只有BLK、POL全為高時,數(shù)據(jù)才能由鎖存器輸出至高壓輸出端。因此,當(dāng)對高壓輸出端進(jìn)行全高或全低控制時,只需滿足BLK=1、POL=0或BLK=0即可。

4 基于TV7610A的PDP驅(qū)動電路

在采用ADS(尋址顯示分離)技術(shù)的PDP中,為了實現(xiàn)不同的灰度等級,將一幀圖像分8 個子場顯示,每幀圖像的開始是場準(zhǔn)備期,每一個子場又由初始期、尋址期和維持期構(gòu)成,其具體波形可參見圖2。在驅(qū)動PDP時,場準(zhǔn)備期和子場初始期主要通過TV7610A的全低工作狀態(tài)實現(xiàn)(見表2);維持期通過相應(yīng)驅(qū)動波形的工作狀態(tài)來實現(xiàn);而在尋址期掃描階段,則TV7610A的移位工作狀態(tài)來實現(xiàn);為得到A電極(數(shù)據(jù)電極)在初始期、維持其與尋址期所需的電壓波形,應(yīng)使驅(qū)動芯片的電源引腳VPP和地引腳VSSP在不同的時刻具有不同的電壓。

對于分辨率為852480的42英寸等離子顯示屏而言,A電極需8523=2556根輸出線,共需27片TV7610A,每個芯片有6根數(shù)據(jù)線,這樣,共有162根數(shù)據(jù)線;為降低前級數(shù)據(jù)處理的難度,設(shè)計時可將兩個相鄰芯片定為一組,共有一組數(shù)據(jù)線。奇數(shù)片和偶數(shù)片分別使用頻反向的不同時鐘,即在一個時鐘的上升沿,奇數(shù)片TV7610A進(jìn)行數(shù)據(jù)移位,而在另一時鐘的上升沿,偶數(shù)片TV7610A進(jìn)行數(shù)據(jù)移位。這樣,不提高時鐘頻率就能將數(shù)據(jù)輸入線減少一半;但使用這種方式時,數(shù)據(jù)的輸入格式也應(yīng)做相應(yīng)的處理。芯片的級聯(lián)關(guān)系如圖3所示。

在實際中,要確保利用TV7610A的所有電源引腳和地引腳。并且VSSSUB VSSSLOG必須接到同一電位;另外,為防止器件的閂鎖效應(yīng),加電源時要按照先加邏輯塊電源VCC,后加邏輯信號,再加驅(qū)動塊電源VPP的順序進(jìn)行,關(guān)斷電源時則應(yīng)以相應(yīng)的順序進(jìn)行操作。

5 結(jié)語

本文介紹了TV7610A的內(nèi)部結(jié)構(gòu)和工作原理,說明了在PDP中的具體。實踐證明,以TV7610A為核心設(shè)計的PDP驅(qū)動電路能很好地滿足PDP屏的顯示要求。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉