基于單片機(jī)軟核的SOPC系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
作者：
時(shí)間：2011-03-22
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
USB協(xié)議結(jié)構(gòu)復(fù)雜，涉及的面很廣，IP核的開(kāi)發(fā)難度最大，同時(shí)考慮到USB IP核在整個(gè)系統(tǒng)中的特殊性，下面將詳細(xì)說(shuō)明USB IP核的設(shè)計(jì)與集成過(guò)程。
3．1 USB IP核設(shè)計(jì)基本原理及框圖
USB IP核的設(shè)計(jì)原理圖如圖5所示。USGB主控制器為USB主機(jī)端（通常安裝在計(jì)算機(jī)內(nèi)），負(fù)責(zé)主機(jī)與USB設(shè)備間的物理數(shù)據(jù)傳輸，即將客房軟件啟動(dòng)的數(shù)據(jù)傳輸轉(zhuǎn)化為USB總線上的實(shí)際串行數(shù)據(jù)流，經(jīng)USB傳輸線傳輸。收發(fā)器將收到的數(shù)據(jù)轉(zhuǎn)換成數(shù)字CMOS串行數(shù)據(jù)流，然后通過(guò)USB核控制邏輯傳輸?shù)皆O(shè)備端點(diǎn)（圖中的E0～E6），最后通過(guò)DMA接口傳送到8051 IP核或存儲(chǔ)在SSRAM中。
按照USB協(xié)議，USB提供三種速度傳輸模式：低速的1.5Mbps、全速的12Mbps、高速的480Mbps。根據(jù)設(shè)計(jì)要求，USB IP核的傳送速率應(yīng)當(dāng)在全速以上。因此，設(shè)計(jì)USB核時(shí)，采用全速的USB設(shè)備標(biāo)準(zhǔn)，同時(shí)增設(shè)DMA接口和DMA控制器IP核，以保證升級(jí)成高速設(shè)備時(shí)USB IP核的可復(fù)用性。
實(shí)際上，USB IP核采用的主頻是48MHz，而8051 IP核的時(shí)鐘只有12MHz，兩者主頻不同，必然產(chǎn)生時(shí)鐘不同步問(wèn)題。由于8051核的主頻只有USB核的四分之一，大大低于USB設(shè)備的速度，因此，當(dāng)數(shù)據(jù)傳送到設(shè)備端大大低于USB設(shè)備的速度。當(dāng)數(shù)據(jù)傳送到設(shè)備端點(diǎn)時(shí)，8051 IP核與USB IP核的通信將成為速度瓶頸。
3．2 創(chuàng)新之處
為了解決速度問(wèn)題和同步難點(diǎn)，在8051 IP核與USB IP核端點(diǎn)之間，設(shè)置了兩個(gè)可轉(zhuǎn)換控制的緩沖區(qū)——BUF0和BUF1，大小都等于USB最大包的大小。數(shù)據(jù)流程如圖6所示。
這兩個(gè)緩沖區(qū)由一個(gè)標(biāo)志寄存器控制，狀態(tài)控制器的值只有兩個(gè)：01或10。01表示USB IP核邏輯控制BUF0緩沖區(qū)，8051 IP核通過(guò)DMA控制器操作BUF緩沖區(qū)；反之，值為10，則BUF0由8051 IP核讀寫(xiě)，BUF1由USB IP核邏輯操作。
數(shù)據(jù)交換的過(guò)程如下：（1）初始化：復(fù)位后，8051 IP核通過(guò)WINSHBONE總線預(yù)置數(shù)據(jù)到BUF0緩沖區(qū)；（2）數(shù)據(jù)輸入：USB IP核端點(diǎn)讀入一個(gè)緩沖區(qū)數(shù)據(jù)，同時(shí)8051 IP核端口對(duì)另一個(gè)緩沖區(qū)數(shù)據(jù)；（3）數(shù)據(jù)輸出：USB IP核端點(diǎn)寫(xiě)數(shù)據(jù)到一個(gè)緩沖區(qū)，8051 IP核端口再?gòu)倪@個(gè)緩沖 區(qū)數(shù)據(jù)；兩者也可同時(shí)進(jìn)行，但具體實(shí)現(xiàn)十分復(fù)雜，在此不多討論。
這么做的好處是：首先，8051 IP核和USB IP核讀入時(shí)可以同
時(shí)操作，USB IP核不用等到8051核工作完成再進(jìn)行下一步工作，提高了速度：其次，由于分開(kāi)操作，時(shí)鐘不同步問(wèn)題基本得到了解決；再次，如果想進(jìn)下不提高芯片速度，例如要進(jìn)行數(shù)據(jù)組的傳輸（一次與8051 IP核交換四組8位數(shù)據(jù)），也會(huì)更加方便快捷。
4 測(cè)試實(shí)驗(yàn)結(jié)果
整個(gè)系統(tǒng)包括硬件平臺(tái)和軟件功能實(shí)現(xiàn)兩部分。硬件包括MCU核心系統(tǒng)和外圍輔助電路。軟件包括程序調(diào)試器軟件、8051 IP核網(wǎng)關(guān)功能程序包以及一部分IP核的PC驅(qū)動(dòng)程序（如USB WINDOWS下的驅(qū)動(dòng)程序）。整個(gè)系統(tǒng)測(cè)試包括硬件平臺(tái)測(cè)試和軟件功能測(cè)試。
在硬件驗(yàn)證時(shí)，F(xiàn)PGA采用ALTERA公司CYCLONE系列的EP1C12Q240C8，雙時(shí)鐘頻率，USB IP核時(shí)鐘頻率為48MHz，其它部分（含MC8051）邏輯工作時(shí)鐘頻率為11.0592MHz，實(shí)驗(yàn)板為低成本雙層PCB板。系統(tǒng)建立后實(shí)現(xiàn)了對(duì)MC8051定時(shí)器定時(shí)功能的驗(yàn)證、UART模塊的驗(yàn)證、USB數(shù)據(jù)包傳送的測(cè)試、對(duì)中斷控制器的驗(yàn)證。
軟件測(cè)試主要是對(duì)8051核網(wǎng)關(guān)功能程序的測(cè)試。代碼下載到實(shí)驗(yàn)板后對(duì)信道數(shù)據(jù)接收進(jìn)行了200次試驗(yàn)（以RF信道為例）。測(cè)試結(jié)果均符合“微機(jī)向前置機(jī)配置命令”所列各項(xiàng)命令的應(yīng)答，準(zhǔn)確無(wú)誤，實(shí)現(xiàn)了水情數(shù)據(jù)可靠的接收、存儲(chǔ)以及將數(shù)據(jù)上傳到后臺(tái)微機(jī)等功能。圖6 SOPC技術(shù)以中硬件協(xié)同設(shè)計(jì)、具有知識(shí)產(chǎn)權(quán)的內(nèi)核（IP Core）復(fù)用和超深亞微米技術(shù)為支撐，采用SOPC技術(shù)設(shè)計(jì)并實(shí)現(xiàn)的芯片是面向特定用戶(hù)的芯片，它能最大程度滿足嵌入式系統(tǒng)的要求，與傳統(tǒng)的板上系統(tǒng)相比，具有許多優(yōu)點(diǎn)：
①充分利用IP技術(shù)，減少了產(chǎn)品設(shè)計(jì)復(fù)雜性和開(kāi)發(fā)成本，縮短了產(chǎn)品開(kāi)發(fā)的時(shí)間；
②單芯片集成電路可以有效地降低系統(tǒng)功耗；
③減少了芯片對(duì)外引腳數(shù)，簡(jiǎn)化了系統(tǒng)加工的復(fù)雜性；
④減少了外圍驅(qū)動(dòng)接口單元及電路板之間的信號(hào)傳遞，加快了數(shù)據(jù)傳輸和處理的速度；
⑤內(nèi)嵌的線路可以減少甚至避免電路板信號(hào)傳送時(shí)所造成的系統(tǒng)信號(hào)串?dāng)_。
在本設(shè)計(jì)中由于采用了SOPC技術(shù)，整個(gè)系統(tǒng)的性能和穩(wěn)定性有了很大提高。因此，SOPC技術(shù)及應(yīng)用的特點(diǎn)決定它可以為復(fù)雜的板上系統(tǒng)提供了一種更高效更穩(wěn)定的解決方案。本文引用地址：http://m.butianyuan.cn/article/172931.htm
評(píng)論