基于DSP的數(shù)字鎖相技術(shù)
加入技術(shù)交流群
鎖相技術(shù)在工業(yè)測量和控制領(lǐng)域中有著廣泛的應(yīng)用，其實質(zhì)是一種相位的負反饋系統(tǒng)。在線式UPS系統(tǒng)中，逆變器和市電可以看作是兩個電壓源，二者之間存在切換的過程，由于切換開關(guān)不是理想的，切換需要一定的時間，在切換的瞬間二者的輸出波形可能不一致。一方面波形的差別叮能會造成供電的中斷，另一方面也可能會產(chǎn)生兩個電壓源之間的環(huán)流，特別是采用靜態(tài)開關(guān)切換的時候，容易造成器件的損壞。為了保證切換過程的安全，必須將逆變器輸出和市電輸出鎖相，使二者具有相同的相位和幅值。相同的道理，鎖相同步在多臺UPS并機和多臺UPS構(gòu)成冗余系統(tǒng)時也是必需的。UPS的逆變器輸出相位可以和市電保持一致，但輸出波形的幅度要保持一致則違背了UPS的功能，所以，通常UPS鎖相的目標是在保證相位一致的情況下保持幅度近似相等。
1 數(shù)字鎖相的算法
實現(xiàn)相位跟蹤的辦法很多，一種方法是用市電電壓作為同步信號，這種方法實現(xiàn)比較簡單，可以在極短的時間內(nèi)鎖定相位，但由于市電電壓不是標準的正弦波。將會使頻率發(fā)生偏差。常用的鎖相方式是將相位差轉(zhuǎn)變?yōu)殡妷海儆眠@個電壓去控制一個壓控振蕩器來實現(xiàn)的。模擬鎖相(APLL)和數(shù)字鎖相(DPLL)的基本結(jié)構(gòu)是類似的，包括鑒相器(PD)、低通濾波器、壓控／數(shù)控振蕩器(VCO／DC0)和分頻器4個部分，如圖1所示。數(shù)字鎖相的實現(xiàn)有很多種方法，比如單周期數(shù)字PLL的控制等。
對于UPS來說，基本的鎖相電路可以得到一個與輸入電壓相位頻率一致的信號真φo，然后以信號φo去調(diào)節(jié)逆變器的參考正弦波電壓信號。其結(jié)果是，輸出電壓可以和輸入電壓保持頻率一致，但有一個固定的相位差。這是因為受逆變器采樣環(huán)節(jié)、校正環(huán)節(jié)、輸出濾波器及負載等很多因素的影響所致。本文所采用的PLL的結(jié)構(gòu)如圖2中虛線框內(nèi)所示，輸入相位信φi為市電相位，反饋相位信號φc為逆變器輸出電容電壓相位。
鑒相器輸出一個與相位差成比例關(guān)系的結(jié)果，比例系數(shù)為Kd，則有
濾波器的脈沖傳遞函數(shù)設(shè)為F(z)，可以采用巴特沃思、契比雪夫等濾波器，也常使用比例積分環(huán)節(jié)或其他環(huán)節(jié)來代替低通濾波器。本文采用的是一個比例積分環(huán)節(jié)，即
這里，數(shù)控振蕩器是借用了通常習慣使用的名稱，實際上并沒有一個振蕩的部件，而是一個比例放大環(huán)節(jié)，φf比例放大后與輸入信號周期(Tin)相加得到鎖相輸出信號周期To=Tin+Koφf，輸出相位為φ=Koφf設(shè)鎖相環(huán)外部的環(huán)節(jié)脈沖傳遞函數(shù)為G(z)，則整個系統(tǒng)的脈沖傳遞函數(shù)為
在這個UPS中，由實際電路和程序確定C(z)的表達式是比較困難的，設(shè)計的時候可以根據(jù)逆變器的仿真結(jié)果近似確定G(z)為一個延時很小的遲滯環(huán)節(jié)或者干脆忽略其影響。
2 用DSP實現(xiàn)的數(shù)字鎖相
鎖相的環(huán)節(jié)中只有鑒相器的相位檢測是由硬件電路完成，其它均在DSP中由軟件實現(xiàn)。相位檢測的電路如圖3所示，比較器U2B和外圍的一些元器件構(gòu)成了一個帶回差的過零比較器?；夭畹拇笮≈饕Q于抗干擾考慮，逆變器開關(guān)時對控制電路的干擾是非常嚴重的，要求回差取得較大為好，但過大的回差會造成相位檢測誤差增大，所以，回差大小的選擇需要折巾考慮。實際電路中。過零附近由于干擾的存在，輸出為一段電平在“0”和“1”之間反復高頻翻轉(zhuǎn)的信號，所以，在程序的相位檢測中需要進行去抖動的處理。
頻率的大小在程序中是由兩次過零信號之間的計數(shù)值來確定的，也就是用汁數(shù)值來表示的周期值。計數(shù)在每個中斷周期進行一次，每個計數(shù)的單位代表50μs，20ms為400個計算單位，相位差也是由計數(shù)得到。程序在進行鎖相之前要判斷市電的頻率是否在正常的范圍內(nèi)，如果超出了范圍，則不跟蹤市電而使用自己的振蕩頻率來確定逆變器的輸出頻率，這時候逆變器輸出頻率是精度很高的50Hz，但不允許進行旁路切換的操作。為了防止逆變器輸出頻率過大或者過小，必須對輸出周期的計算結(jié)果進行幅度限制。同時也應(yīng)該限制凋整幅度的大小，以避免輸出頻率的劇烈變化。
PLL子程序的最后還包括了圖2中的參考波形發(fā)生部分，整個的程序流程如圖4所示。
3 實驗結(jié)果
用以上的方法在TMS320F240中實現(xiàn)了逆變器輸出與市電輸入的鎖相，鎖相的結(jié)果由TDS210型示波器拍得，如圖5所示。圖5中幅度較高的2為逆變器輸出電壓波形，用100：1的探頭測得，幅度較低的1為輸入市電波形，是用500：1的差分探頭同時測得(由于示波器沒有500：1的探頭設(shè)置．測量時此通道當作是1：1的探頭，所以，實際上波形1的對應(yīng)的示波器量度為250V／div，而不是圖中所顯示的500mV／div)。
從圖5可以清楚地看到鎖相的過程，初始的時候逆變器輸出相位超前于市電，所以，用比較大的輸出周期來逐步鎖定輸入電壓相位，鎖定之后則以輸入電壓相同的周期輸出，實現(xiàn)了同頻同相。
4 結(jié)語
本文分析和討論了逆變器中的數(shù)字鎖相技術(shù)，并用DSP實現(xiàn)了逆變器的數(shù)字鎖相，從實驗波形可以看出，該方法較好地解決了電壓同步鎖相的問題，電路結(jié)構(gòu)簡單。
評論