采用增益提高技術(shù)的兩級放大器的設(shè)計

2.4 運算放大器整體電路結(jié)構(gòu)

圖6 為本文所設(shè)計的運算放大器的整體電路.各個端口定義為：VDD 為工作電壓;GND 為電源地;Vin1 為正相輸入端;Vin2 為反相輸入端;Vout 為輸出端;電阻Rm=1 kΩ，電容Cm=4 pF.Iref 為10 μA 的電流源.為了使在閉環(huán)電路中反饋運算放大器的輸入端的信號幅度和相位不使該信號在環(huán)路中產(chǎn)生振蕩，在電路的增益提高級和輸出級之間添加了密勒補償電容和補償電阻.電路的第一級為采用增益提高技術(shù)的共源共柵結(jié)構(gòu)，其輸出電阻很大，所以主極點在第一級的輸出端.采用密勒補償電容Cm 把主極點向低頻移動，非主極點向高頻移動來實現(xiàn)極點分離.采用補償電阻Rm 來改善零點的頻率，從而使運算放大器達(dá)到穩(wěn)定.表1為整個運算放大器的各個管子的尺寸參數(shù).

3 電路仿真結(jié)果

采用Cadence公司的仿真工具spectre,仿真模型采用Chartered 0.35 μm,3.3 V 工藝BSIM3V3 模型對所設(shè)計的運算放大器進行了仿真.增益和相位仿真結(jié)果如圖7所示，增益為125.8 dB,增益帶寬積為2.43 MHz,相位裕度為61.2°.

在仿真過程中，對CMRR 的仿真采用了簡化的仿真辦法，仿真的是實際數(shù)據(jù)的倒數(shù).從圖8 中可以看出，低頻共模抑制比(CMRR)為96.3 dB.

表2 為所設(shè)計的運算放大器與其他兩級運算放大器性能的比較.

4 結(jié)論

本文采用Cadence公司的仿真工具spectre,仿真模型采用chartered 0.35 μm 工藝對所設(shè)計的采用增益提高技術(shù)的折疊式共源共柵兩級放大器進行了DC,AC及瞬態(tài)分析，仿真結(jié)果表明，本文所設(shè)計的兩級運算放大器具有125.8 dB的直流開環(huán)增益，與采用類似技術(shù)的其他放大器相比，其增益可達(dá)到最大.在1 pF的負(fù)載電容條件下，運放的單位增益帶寬積為2.43 MHz,相位裕度為61.2°，共模抑制比96.3 dB,使電路達(dá)到了穩(wěn)定狀態(tài)，并且模擬結(jié)果達(dá)到了預(yù)期的效果.