數(shù)字電源排序

對于實際的設計，不要擔心電源層級體系或邏輯是否正確。要緊的是這種結構“類型”所產生的影響。我們來研究一下其優(yōu)缺點。

從好的方面來說，不管是在原理上還是對于實現(xiàn)，它都是很簡單的。添加LED指示器或者利用一個FPGA或微處理器的GPIO來讀取電源良好信息將非常容易。如果出現(xiàn)故障情況，POWER GOOD將讓系統(tǒng)知道某個電源軌發(fā)生了故障。

從壞的方面來說，假如存在某種故障，而且倘若系統(tǒng)必須關斷所有的電源，那么就必須按照與其上電時相同的順序把它們逐個關斷(別無選擇)。這意味著，位于最下游的電源軌將由于失去電源而斷電，而不是通過其控制引腳來實現(xiàn)斷電。

由于沒有定時控制，因此將不得不增添額外的電路以在電源軌之間安置延遲。如果在電源軌之間添加一個延遲，則該延遲將僅適用于上電，因為一個饋電電源軌上的電源將在斷電時丟失，因而將在POWER GOOD信號可以使其關斷之前關斷其所依賴的電源軌。

對于這種結構“類型”，如果您出現(xiàn)任何錯誤，那么將必需進行PCB的重新布局，而且在等待的過程中，您將被迫修改設計中的導線(別無選擇)，或者去“享受”漫長的休息時間。

設計方案二

如果我們將邏輯電路集中管理，就能做得更好。一個可編程器件(例如：FPGA或微處理器)能夠管理所有的邏輯電路。

通過把所有的邏輯線路均排布至GPIO，控制器即可實現(xiàn)針對排序順序(接通和關斷)以及定時操作的全面控制。其可在希望改變Verilog或C代碼時隨時變更。我已經標示了控制器上的PMBus(但并未繪出所有的接線)，而利用PMBus，控制器現(xiàn)在還能控制電平和故障行為特性。

圖3：采用控制器的電源結構。

就優(yōu)點而言，該設計具有靈活性，而且您不會陷入焦頭爛額的困境。假如您在控制結構中出錯，無需重新布局即可加以修復。

就缺點來說，您不得不改變Verilog或C，而且有可能需對固件重新實施測試和鑒定。另外，這種設計還必需進行大量的布線。每個POL需要5根控制線，而且它們單獨地排布至控制器。假設我們有一個20軌系統(tǒng)，由于PMBus的原因，將需要42個GPIO引腳。

所以，這種設計雖然具有靈活性，但需要很多的GPIO并占用大量的PCB面積資源。

設計方案三

當與PMBus及智能數(shù)字電源POL組合時，我們可以采用開路漏極控制的特性來簡化控制器。

所有的CONTROL引腳連接在一起，而所有的FAULT/引腳連接在一起。這意味著一個20軌系統(tǒng)只需要5根接線，從而使IO引腳的數(shù)目減少了8倍。

圖4：簡化的控制器。