提高系統(tǒng)可靠性的電壓管理器選

請注意，為了簡化，這里的討論忽略錯誤監(jiān)測的準(zhǔn)確度。如圖6所示，電壓管理器報告錯誤的時間越長，電源電壓下降的幅度越大。例如，當(dāng)電源電壓的衰減率為1V/ms，電壓管理器的閾值為3.3V-5%。這里有兩種情形：

情形1: 錯誤監(jiān)測時延為1ms。在這種情況下，電源電壓繼續(xù)往下掉。當(dāng)處理器被復(fù)位時，電源電壓可能已降到低于處理器所能容忍的最低電壓門限以下。盡管處理器的電壓范圍要求是3.3V+/-5%，由于錯誤監(jiān)測時延為1ms，使得當(dāng)電源電壓下降到2V時，處理器還在執(zhí)行命令。很顯然，高精度的電壓監(jiān)測沒有發(fā)揮其作用。

情形2: 錯誤監(jiān)測時延為50us。由于錯誤監(jiān)測時延為50us，當(dāng)電壓管理器輸出指示信息時，供給處理器的電源電壓已經(jīng)從門限電壓值3.3V-5%再下降50mV。再次強(qiáng)調(diào)，在此刻的電壓值不能確保處理器的正常工作。

為可靠的錯誤監(jiān)測提高門限閾值

現(xiàn)在，將門限電壓調(diào)整到比3.3V-5%高50mV，當(dāng)電源電壓下降到門限附近時，處理器將被復(fù)位。在這種應(yīng)用例子中，錯誤監(jiān)測時延為1ms是不能接受的。但是，對于錯誤監(jiān)測時延為50us，需要將門限電壓設(shè)置在比處理器所能容忍的最低操作電壓高50mV。

很明顯，為保證系統(tǒng)操作可靠，電壓管理器不僅僅要考慮管理器的精度，同時也要考慮錯誤監(jiān)測的時延。由于過高的輸入電壓會造成器件的損壞，為避免損壞器件，對高電壓的監(jiān)測也是很重要的。在這種情況下，對過電壓的錯誤監(jiān)測速度要比對次電壓的錯誤監(jiān)測速度更重要。例如，Lattice的ispPAC-POWR1208可以同時監(jiān)測12路電源電壓，錯誤監(jiān)測時延為4us。

以上的例子只是考慮到對單電源使用非常精確的電壓管理器。在現(xiàn)實情況中，需要監(jiān)測的電源電壓不僅僅只有一種，經(jīng)常都是多種電壓。電壓管理器必須具備同時監(jiān)測多種電源電壓的能力，并且要有最小的錯誤監(jiān)測時延。

圖6：單板錯誤監(jiān)測示意圖。

增加系統(tǒng)可靠性的其它因素

為了可靠的電源電壓錯誤監(jiān)測，其他的因素也需要考慮。它們是：

尖脈沖濾波器。單板在實際工作中，電源上通常是有噪聲的。這些噪聲的產(chǎn)生可能來源于電源的紋波，或者來源于當(dāng)板上器件工作時的瞬變電流。這些噪聲都會引起電壓管理器的比較器的隨機(jī)翻轉(zhuǎn)，為了防止這種情況的發(fā)生，電壓管理器在輸入端有一個尖脈沖濾波器，為門限比較器提供干凈的輸入。

遲滯。在門限比較器的輸入端設(shè)置少許的遲滯電壓，以此防止當(dāng)電源電壓在門限閾值附近時比較器由于電源噪聲引起的多次翻轉(zhuǎn)。

多路電壓同時錯誤監(jiān)測電路

以下的方案是以Lattice的ispPAC-POWR1208P1為例，探討電源電壓的監(jiān)測電路。如前面提及到的，該芯片提供的監(jiān)測精度為0.5%，錯誤監(jiān)測時延為4us.

Power1208P1有12個高精度的模擬輸入比較器。每路輸入都可以單獨編程，設(shè)置不同的門限(共384個階梯)，錯誤監(jiān)測的精度為0.5%。另外，1208P1還有獨立可編程的電壓參考以供電源電壓監(jiān)測，4個抗噪聲的數(shù)字輸入端以及4個漏極開路輸出，用于系統(tǒng)控制接口，4個片內(nèi)可編程計數(shù)器，1個1MHz的片內(nèi)振蕩器，用于時延控制和16個宏單元的PLD用于實現(xiàn)電源順序控制功能。并且，較為嚴(yán)重的噪聲環(huán)境下，Power1208P1也能正常工作，其工作的電壓范圍從2.7V到5.5V。

圖7：用于ATM卡的電源管理方案。