基于位線循環(huán)充電SRAM模式的自定時電路設計
英飛凌汽車電子生態(tài)圈
為了使CRSRAM和雙模式自定時電路更有效地結合起來，對CRSRAM的基本結構做了三個主要的改變。
(1)傳統(tǒng)CRSRAM結構中，位線電壓在每次讀操作之前都要被預充到VDD。這樣有兩個缺點：一是增加了額外的讀寫操作轉(zhuǎn)換的控制電路，以及將位線電壓預充到不同電壓的電路。二是預充電到VDD增加了額外的位線擺幅。如果讀寫操作交替出現(xiàn)的話，那么預充電會消耗很大的功耗。
這里設計的電路結構中，不論讀操作還是寫操作都是以同樣的位線電壓開始的。這樣做會導致在讀操作中，從存儲單元到位線的充放電電流會使位線上的電壓出現(xiàn)浮動，位線上的電荷會有無法完全預計的損失或增加，由于沒有了預充電電路，位線的電荷不可完全預計的變化會對電路的讀寫能力產(chǎn)生影響。但是，由于位線的電容負載較大，而存儲管的驅(qū)動能力較小，所以讀操作對位線的電荷的影響不會使電路功能出現(xiàn)問題。
(2)為了使控制電路變得簡潔，把求值模式放在平衡模式的前面。這樣，時序控制時只要控制求值模式的時間長度，而將時鐘周期的剩余時間直接作為平衡模式的時間長度。因為，平衡模式與求值模式不同，過長的平衡模式時間不會增加額外的功耗。
(3)由于寫入時CRSRAM的位線電壓是小擺幅，所以為了確保寫入操作的正確和提高寫入的速度，用7管結構的存儲單元代替?zhèn)鹘y(tǒng)的6管單元結構的存儲單元。7管結構的存儲單元的結構如圖2所示。其工作原理：每次在讀操作中，先是QE=1，將存儲單元的存儲數(shù)據(jù)消掉，再將Q0和Q1的點位拉到同一值。這樣，小的位線電壓擺幅可以順利寫入。
如圖2所示，DMST CRSRAM的時序控制電路包括四個部分：復制陣列、雙模式電壓監(jiān)測器(DMVD)、時序控制單元(TCU)和QE信號產(chǎn)生電路(QEG)。
在復制列上，原本的Exchanger被化簡成DIN均為1時的情況，而且復制列上所有的虛擬存儲管的Q0被強制為0，Q1被強制為1。所以在求值模式中，DBL的電壓被上拉，而DBLB的電壓被下拉。那么Q0的邏輯0會提供給DBL一個下拉電流，以減緩其電壓的上升，同樣Q1的邏輯1會提供給DBLB一個上拉電流，以減緩其電壓的下降。所以，這樣就在虛擬位線上模擬了位線電壓在最慢情況下的變化過程，即可以確保真實位線上的電壓在DMVD觸發(fā)前就已經(jīng)達到了操作所需的電壓值。
DMVD由兩個參考電壓不同的比較器以及由讀寫使能信號WEN控制的兩個傳輸管組成。靈敏放大器用來監(jiān)測DBL和DBLB上的電壓差，一旦達到了預定的參考電壓值便被觸發(fā)，而WEN控制的傳輸管負載分別在讀周期和寫周期，使其對應的靈敏放大器被觸發(fā)后，其輸出作為信號P輸入到時序控制單元TCU。
TCU本質(zhì)是一個異步電平觸發(fā)電路，其工作情況如下：當CLK上升沿到來后，GTC也隨之上升；而當P信號上升沿到來，GTC信號則回落到低電平。GTCN為GTC的反向信號。QE信號產(chǎn)生電路(QEG)，當只有CLK上升沿時，由于延時單元的作用，QEN信號為高電平，脈寬為延時時間。而WEN控制QEN信號只有在WEN=1時(寫周期)才輸出QE信號。接下來，可以利用GTC和GTCN去控制整個電路。其中，A[i]代表行譯碼；A[j]代表列譯碼。在寫周期之中，CLK上升輸入到TCU之中，GTC變?yōu)楦唠娖剑瑫rGTCN變?yōu)榈碗娖?；隨后EQ變?yōu)榈碗娖剑胶饽Ｊ浇Y束。對于列選中的位線，EV和WL變?yōu)楦唠娖?，進入求值模式。寫周期EV信號也作用在虛擬位線上，使其產(chǎn)生電壓差，當虛擬位線上的電壓差到達足以寫入數(shù)據(jù)時，DMVD被觸發(fā)產(chǎn)生P信號，P信號輸入到TCU之中，使GTC再次變?yōu)榈碗娖剑珿TCN變回高電平；隨即，EV和WL變?yōu)榈碗娖?，EQ變回高電平，電路從求值模式轉(zhuǎn)變?yōu)槠胶饽Ｊ?。在平衡模式中，所有的位線包括虛擬位線的電壓都被充放電回到初始值。這次寫操作結束，電路對下一次的操作做好準備。
在讀操作中，這個過程是類似的。CLK上升輸入到TCU之中，GTC變?yōu)楦唠娖?，同時GTCN變?yōu)榈碗娖剑浑S后EQ變?yōu)榈碗娖?，平衡模式結束。不同的是，讀周期中，EV信號一直為低電平，所以只有WL上升到高電平，才進入求值模式。此時，DWL信號也上升到高電平，使虛擬存儲單元下拉DBL上的電壓，當DBL上的電壓足夠低時，DMVD被觸發(fā)產(chǎn)生P信號，信號輸入到TCU中，使GTC再次變?yōu)榈碗娖剑珿TCN變回高電平；隨后，D-WL和WL變?yōu)榈碗娖?，EQ變回高電平，電路從求值模式轉(zhuǎn)變?yōu)槠胶饽Ｊ?。在平衡模式中，所有的位線包括虛擬位線的電壓都被充放電回到初始值。這次讀操作結束，電路對下一次的操作做好準備。
3 結語
雙模式自定時技術分別針對讀寫周期產(chǎn)生不同的時序信號，并借此來改善SRAM的時鐘周期和功耗。雙模式自定時技術考慮了位線上的寄生電容和電阻，存儲單元不同的寫入響應時間，以及依賴于存儲數(shù)據(jù)的位線的漏電流。仿真結果說明，這種雙模式自定時技術使時鐘周期降低了16％～30．7％，寫入功耗降低了15％～22．7％。本文引用地址：http://m.butianyuan.cn/article/180310.htm
評論