基于VHDL的矩陣鍵盤及顯示電路設(shè)計

FPGA／CPLD在數(shù)字系統(tǒng)設(shè)計中的廣泛應(yīng)用，影響到了生產(chǎn)生活的各個方面。在FPGA／CPLD的設(shè)計開發(fā)中，VHDL語言作為一種主流的硬件描述語言，具有設(shè)計效率高，可靠性好，易讀易懂等諸多優(yōu)點。作為一種功能強大的FPGA／CPLD數(shù)字系統(tǒng)開發(fā)環(huán)境，Altera公司推出的Quar-tUSⅡ，為設(shè)計者提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，使設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程，為使用VHDL語言進行FPGA／-CPLD設(shè)計提供了極大的便利。矩陣鍵盤作為一種常用的數(shù)據(jù)輸入設(shè)備，在各種電子設(shè)備上有著廣泛的應(yīng)用，通過7段數(shù)碼管將按鍵數(shù)值進行顯示也是一種常用的數(shù)據(jù)顯示方式。在設(shè)計機械式矩陣鍵盤控制電路時，按鍵防抖和按鍵數(shù)據(jù)的譯碼顯示是兩個重要方面。本文在QuartusⅡ開發(fā)環(huán)境下，采用VHDL語言設(shè)計了一種按鍵防抖并能連續(xù)記錄并顯示8次按鍵數(shù)值的矩陣鍵盤及顯示電路。

1 矩陣鍵盤及顯示電路設(shè)計思路
矩陣鍵盤及顯示電路能夠?qū)C械式4×4矩陣鍵盤的按鍵值依次顯示到8個7段數(shù)碼管上，每次新的按鍵值顯示在最右端的第O號數(shù)碼管上，原有第0～6號數(shù)碼管顯示的數(shù)值整體左移到第1～7號數(shù)碼管上顯示，見圖1。總體而言，矩陣鍵盤及顯示電路的設(shè)計可分為4個部分：
(1)矩陣鍵盤的行及列的掃描控制和譯碼。該設(shè)計所使用的鍵盤是通過將列掃描信號作為輸入信號，控制行掃描信號輸出，然后根據(jù)行及列的掃描結(jié)果進行譯碼。
(2)機械式按鍵的防抖設(shè)計。由于機械式按鍵在按下和彈起的過程中均有5～10 ms的信號抖動時間，在信號抖動時間內(nèi)無法有效判斷按鍵值，因此按鍵的防抖設(shè)計是非常關(guān)鍵的，也是該設(shè)計的一個重點。
(3)按鍵數(shù)值的移位寄存。由于該設(shè)計需要在8個數(shù)碼管上依次顯示前后共8次按鍵的數(shù)值，因此對已有數(shù)據(jù)的存儲和調(diào)用也是該設(shè)計的重點所在。
(4)數(shù)碼管的掃描和譯碼顯示。由于該設(shè)計使用了8個數(shù)碼管，因此需要對每個數(shù)碼管進行掃描控制，并根據(jù)按鍵值對每個數(shù)碼管進行7段數(shù)碼管的譯碼顯示。

2 矩陣鍵盤及顯示電路的實現(xiàn)
本文所設(shè)計的矩陣鍵盤及顯示電路的電路符號如圖2所示。其中，clk為時鐘信號輸入端(頻率可為1 024～32 768Hz)；start為清零控制端；kbrow為列掃描信號輸入端；kbeol為行掃描信號輸出端；scan為數(shù)碼管地址掃描信號輸出端；seg7為數(shù)碼管顯示信號輸出端。
限于篇幅，在此不詳述所設(shè)計矩陣鍵盤及顯示電路的全部VHDL代碼，只對部分重要代碼段落進行詳細(xì)說明。