新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > ADC輸入噪聲利弊分析

ADC輸入噪聲利弊分析

作者: 時間:2011-11-03 來源:網(wǎng)絡(luò) 收藏

多數(shù)情況下,噪聲越低越好,但在某些情況下,噪聲實際上有助于實現(xiàn)更高的分辨率。這似乎毫無道理,不過繼續(xù)閱讀本指南,就會明白為什么有些噪聲是好的噪聲。

本文引用地址:http://m.butianyuan.cn/article/187221.htm

  折合到端噪聲(代碼躍遷噪聲)

  實際的在許多方面與理想的有偏差。折合到輸入端的噪聲肯定不是理想情況下會出現(xiàn)的,它對整體傳遞函數(shù)的影響如圖1所示。隨著模擬輸入電壓提高,理想ADC(如圖1A所示)保持恒定的輸出代碼,直至達到躍遷區(qū),此時輸出代碼即刻跳變?yōu)橄乱粋€值,并且保持該值,直至達到下一個躍遷區(qū)。理論上,理想ADC的代碼躍遷噪聲為0,躍遷區(qū)寬度也等于0.實際的ADC具有一定量的代碼躍遷噪聲,因此躍遷區(qū)寬度取決于折合到輸入端噪聲的量(如圖1B所示)。圖1B顯示的情況是代碼躍遷噪聲的寬度約為1個LSB(最低有效位)峰峰值。

  

圖1:代碼躍遷噪聲(折合到輸入端噪聲)及其對ADC傳遞函數(shù)的影響

  圖1:代碼躍遷噪聲(折合到輸入端噪聲)及其對ADC傳遞函數(shù)的影響

  由于電阻噪聲和kT/C噪聲,所有ADC內(nèi)部電路都會產(chǎn)生一定量的均方根(RMS)噪聲。即使是直流輸入信號,此噪聲也存在,它是代碼躍遷噪聲存在的原因。如今通常把代碼躍遷噪聲稱為折合到輸入端噪聲,而不是直接使用代碼躍遷噪聲這一說法。折合到輸入端噪聲通常用ADC輸入為直流值時的若干輸出樣本的直方圖來表征。大多數(shù)高速或高分辨率ADC的輸出為一系列以直流輸入標稱值為中心的代碼(見圖2)。為了測量其值,ADC的輸入端接地或連接到一個深度去耦的電壓源,然后采集大量輸出樣本并將其表示為直方圖(有時也稱為接地輸入直方圖)。由于噪聲大致呈高斯分布,因此可以計算直方圖的標準差σ,它對應(yīng)于有效輸入均方根噪聲。參考文獻1詳細說明了如何根據(jù)直方圖數(shù)據(jù)計算σ值。該均方根噪聲雖然可以表示為以ADC滿量程輸入范圍為基準的均方根電壓,但慣例是用LSB rms來表示。

  

圖2:折合到輸入端噪聲對ADC

  圖2:折合到輸入端噪聲對ADC接地輸入端直方圖的影響(ADC具有少量DNL)

  雖然ADC固有的微分非線性(DNL)可能會導致其噪聲分布與理想的高斯分布有細微的偏差(圖2示例中顯示了部分DNL),但它至少大致呈高斯分布。如果DNL比較大,則應(yīng)計算多個不同直流輸入電壓的值,然后求平均值。例如,如果代碼分布具有較大且獨特的峰值和谷值,則表明ADC設(shè)計不佳,或者更有可能的是PCB布局布線錯誤、接地不良、電源去耦不當(見圖3)。當直流輸入掃過ADC輸入電壓范圍時,如果分布寬度急劇變化,這也表明存在問題。

  

圖3:設(shè)計不佳的ADC和/或布局布線、接地、去耦不當?shù)慕拥剌斎攵酥狈綀D

  圖3:設(shè)計不佳的ADC和/或布局布線、接地、去耦不當?shù)慕拥剌斎攵酥狈綀D


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: ADC 輸入 分析

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉