基于ADS的功率放大器設(shè)計(jì)與仿真

由圖7可以得到在輸出功率最大時(shí)，負(fù)載的最佳阻抗為3．004-j1．849，根據(jù)該阻抗值，采用分布參數(shù)與集總參數(shù)混合匹配的方法來(lái)設(shè)計(jì)輸出匹配電路。

然后，將設(shè)計(jì)完成的輸出匹配網(wǎng)絡(luò)加入到功率放大電路中進(jìn)行源牽引仿真，源牽引仿真的原理圖與負(fù)載牽引圖相似，源牽引仿真結(jié)果如圖8所示。
從源牽引仿真結(jié)果得到，在最大功率輸出時(shí)源阻抗為11．503-j13．802；根據(jù)該阻抗值，采用與輸出匹配網(wǎng)絡(luò)相同的方法，利用Smith圓圖進(jìn)行源端的匹配設(shè)計(jì)，最后根據(jù)要求指標(biāo)進(jìn)行優(yōu)化，使得放大器的增益和輸出功率更加符合設(shè)計(jì)要求，經(jīng)過(guò)優(yōu)化后的功率放大電路如圖9所示，仿真結(jié)果如圖10所示。

通過(guò)最后仿真圖可以得到在2．6 GHz時(shí)，輸入功率為19 dBm時(shí)，輸出功率為38．318 dBm，即能夠達(dá)到6．5 W的輸出功率。小于功放的1 dB壓縮點(diǎn)，功率增益為19dB左右，效率達(dá)到45％左右，滿(mǎn)足設(shè)計(jì)指標(biāo)的要求。

3 結(jié)論
本文提出了利用負(fù)載牽引和源牽引相結(jié)合的方法設(shè)計(jì)功率放大器，可以快速設(shè)計(jì)既滿(mǎn)足輸出功率又滿(mǎn)足附加效率要求的方法，因此可以簡(jiǎn)化設(shè)計(jì)流程，極大地方便和加快產(chǎn)品的開(kāi)發(fā)，而且對(duì)于射頻工程師來(lái)講，利用EDA軟件輔助設(shè)計(jì)是極為重要的，可以大大減少工程師的工作量，并能提高工作效率，降低成本。