基于TMS320C6722的高速鐵路信號發(fā)送與接收模擬系統(tǒng)
加入技術(shù)交流群
3．1正交化高速高可靠軌道信號
FSK信號是用數(shù)字調(diào)制信號的正負(fù)來控制載波的頻率，即頻移鍵控信號。目前國內(nèi)使用的UM71軌道信號，雖然有占用頻帶窄、不容易受到干擾、解調(diào)相對容易、反應(yīng)時間快等優(yōu)點(diǎn)，但是其調(diào)制頻率的設(shè)置仍不滿足正交條件，16．9 Hz以下調(diào)制頻率的調(diào)制系數(shù)偏大，對上下邊頻的漂移敏感，也存在倍頻信號的隱患，UM71頻譜集中在中心載頻附近，當(dāng)調(diào)制頻率較低時，調(diào)制系數(shù)偏大，尤其是10．3 Hz時，其能量分布除了在中心載頻處有最大值外，它的次高譜線、次次高譜線處的能量也較大，不利于解調(diào)的可靠性。針對這些缺點(diǎn)，對其進(jìn)行正交化改造。
根據(jù)最佳接收系統(tǒng)的條件，如果移頻鍵控信號FSK的兩個頻率IL和｀滿足相互正交，則該信號系統(tǒng)的接收檢測可以達(dá)到最佳，進(jìn)而保證系統(tǒng)的可靠接收，提高系統(tǒng)的穩(wěn)定性。通過推導(dǎo)可證明FSK信號的正交條件為兩頻率之差是其調(diào)制頻率的整數(shù)倍。由FSK信號的頻譜可知，其譜結(jié)構(gòu)是以載頻為中心、以調(diào)制頻率為間隔的離散譜。因此調(diào)制頻率越小，譜線越集中，信號頻帶越窄。正交化軌道信號采用調(diào)制系數(shù)0．5，不僅可以得到較窄的帶寬，還有很好的功率譜結(jié)構(gòu)，方便可靠解調(diào)。改造方案大體如下：
（1）采用原ZPW2000A信道，載頻設(shè)置上行2 000 Hz、2 600 Hz，下行1 700 Hz、2 300 Hz。這樣可以利用原軌道電路。
（2）調(diào)制頻率設(shè)置滿足正交性，且正交系數(shù)為1，調(diào)制系數(shù)0.5。
（3）不同的調(diào)制頻率對應(yīng)不同的頻偏，形成自適應(yīng)頻偏體系。
（4）特征譜一次邊頻分量的相對幅度為l／3。
（5）避開了50 Hz的諧波干擾。頻帶控制在正負(fù)40 Hz以內(nèi)。
（6）調(diào)制頻率的選擇避免倍頻的可能。
（7）解調(diào)速度提高到0．4 s～0．6 s。
所以將調(diào)制頻率設(shè)計(jì)為從1* Hz～31．6 Hz，間隔為0．8 Hz遞增，避開了倍頻的可能，從而可以增加到20個調(diào)制信號。
3．2新型數(shù)字編碼信號
TVM430數(shù)字編碼信號有27個信息位，信息量遠(yuǎn)高于國內(nèi)原有軌道信號。但是其最大缺陷在于信號解調(diào)周期長，信號可靠確定時間長，大大超過國產(chǎn)移頻信號和UM71信號。此外該軌道信號系統(tǒng)運(yùn)行成本昂貴，性價比低，且應(yīng)用中信息位存在冗余，理論上若信息位降低，解調(diào)周期必定會減少。針對以上問題，對TVM430信號進(jìn)行國產(chǎn)化技術(shù)改造，在保證信息量的同時降低信息位，使之成為一種具有較高信息傳送能力、解調(diào)周期短、適合中國國情的數(shù)字軌道信號系統(tǒng)。
經(jīng)過對鐵路現(xiàn)場的調(diào)研和分析，提出了改進(jìn)方案。改進(jìn)的TVM430數(shù)字編碼信號被命名為新型數(shù)字編碼信號。新型數(shù)字編碼信號在滿足我國鐵路的實(shí)際情況的前提下，相比于原信號減少了低于4．08 Hz的低頻信息，從而提高了信號的抗干擾能力和解調(diào)速度。新型數(shù)字編碼信號去掉了路網(wǎng)碼，信息位共20 bit，其中坡度碼3bit、閉塞分區(qū)長度碼4 bit、速度碼5 bit、循環(huán)冗余校驗(yàn)碼6 bit、奇偶監(jiān)督碼1 bit、占用碼1 bit。1 bit奇偶監(jiān)督碼專門用于速度碼的檢測。為了提高解調(diào)速度，在不同的信息碼之間添加0碼，即不同信息碼連接處的頻率間隔為1．28 Hz。載頻沿用TVM430信號的1 700 Hz、2 000 Hz、2 300 Hz、2 600 Hz四個載頻。
4.系統(tǒng)主要軟件設(shè)計(jì)
本系統(tǒng)軟件設(shè)計(jì)主要包括：系統(tǒng)的整體控制、正交化FSK信號的發(fā)送和解調(diào)、數(shù)字編碼信號的發(fā)送和解調(diào)。鐵路軌道信號發(fā)送和解調(diào)過程主流程圖如圖3、圖4所示。
圖3 DSP主程序流程圖
圖4 ARM主流程圖
評論