高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
3.2浮點(diǎn)加法運(yùn)算的實(shí)現(xiàn)
浮點(diǎn)加法運(yùn)算可總結(jié)為比較、移位、相加、規(guī)范化等四個步驟，分別對應(yīng)于compare、shift、sum、normalize四個模塊。
(1)compare模塊
本模塊主要完成兩輸入浮點(diǎn)數(shù)的比較，若din_a、din_b為兩個輸入單精度浮點(diǎn)數(shù)，則在一個時鐘周期內(nèi)完成的運(yùn)算結(jié)果如下：
◇大數(shù)指數(shù)b_exp這里的大數(shù)指絕對值的比較；
◇兩浮點(diǎn)數(shù)的指數(shù)差sube，正數(shù)；
◇大數(shù)尾數(shù)b_ma；
◇小數(shù)尾數(shù)s_ma，該尾數(shù)已加入隱含1；
◇和符號c_sgn，為確定輸出結(jié)果的符號；
◇加減選擇add_sub，兩輸入同符號時為0(相加)、異符號時為1(相減)，sum模塊中使用實(shí)現(xiàn)加減選擇。
(2)shift模塊
shift模塊的作用主要是根據(jù)兩個輸入浮點(diǎn)數(shù)的指數(shù)差來執(zhí)行小數(shù)尾數(shù)(已加入隱含1)向右移動相應(yīng)的位數(shù)，以將輸入的兩個浮點(diǎn)數(shù)指數(shù)調(diào)整為相同的數(shù)(同大數(shù))，若b_exp、sube、b_ma、s_ma、c_sgn、add_sub為輸入信號(其含義見compare模塊)，則可輸出如下運(yùn)算結(jié)果(在一個時鐘周期內(nèi)完成)：
◇大數(shù)指數(shù)(sft_bexp)，將b_exp信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
◇小數(shù)尾數(shù)(sft_sma)，已完成向右移動相應(yīng)的sube位；
◇大數(shù)尾數(shù)(sft_bma)，將b_ma信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
◇和符號(sft_csgn)，將c_sgn信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
◇加減選擇(sft_addsub)，將add_sub信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
(3)sum模塊
本模塊可根據(jù)加減選擇(sft_addsub(信號完成兩輸入浮點(diǎn)數(shù)尾數(shù)(已加入隱含1)的加減，若sft_bexp、sft_sma、sft_bma、sft_csgn、sft_addsub為輸入信號(其含義見shift模塊)，則可輸出如下運(yùn)算結(jié)果(在一個時鐘周期內(nèi)完成)：
◇大數(shù)指數(shù)(sum_bexp)，將sft_bexp信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
◇尾數(shù)和(sum_ma)，為大數(shù)尾數(shù)與移位后小數(shù)尾數(shù)的和，差(兩尾數(shù)已加入隱含1)；
◇和符號(sum_csgn)，將sft_csgn信號用寄存器延遲一個周期，以實(shí)現(xiàn)時序同步；
(4)normalize模塊
評論