新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于LFSR優(yōu)化的BIST低功耗設(shè)計(jì)

基于LFSR優(yōu)化的BIST低功耗設(shè)計(jì)

作者: 時間:2009-09-09 來源:網(wǎng)絡(luò) 收藏
③依次刪除SCC所有頂點(diǎn)中最大的頂點(diǎn)。
參考文獻(xiàn)采用上述算法對ISCA89基準(zhǔn)電路掃描測試,并采用ATPG工具和仿真工具VCS故障模擬和功能模擬,表1列出測試覆蓋率、平均功耗和峰值功耗數(shù)據(jù)。

本文引用地址:http://m.butianyuan.cn/article/188661.htm

由表l數(shù)據(jù)可見,部分掃描對待測電路測試覆蓋率影響非常小(3.5%),且對電路進(jìn)行部分掃描設(shè)計(jì)后,掃描寄存器數(shù)目大大減少,所以在掃描移位周期需要同時觸發(fā)寄存器的數(shù)目也大大減少,由此引起待測電路內(nèi)部節(jié)點(diǎn)的翻轉(zhuǎn)數(shù)目也大大減少,可達(dá)到降低的平均功耗和峰值功耗的目的。
3.2 基于時鐘的test―per-clock方式
3.2.1 基本結(jié)構(gòu)
一個test-per-clock內(nèi)建自測試基本結(jié)構(gòu)如圖3所示。每一個測試時鐘L2SR生成一個測試矢量。多輸人特征寄存器(Multiple-一Input Signature Register,簡稱MISR)壓縮一個響應(yīng)矢量。

3.2.2 原理
在掃描測試中,主要功耗包括邏輯功耗、掃描功耗和時鐘功耗。前面給出的方法主要集中在降低邏輯功耗或掃描功耗,但沒有降低時鐘功耗?;跁r鐘的低功耗test―per―clock方式可以同時降低這3種功耗。該方法采用低功耗的test―per-一clock 結(jié)構(gòu)。對進(jìn)行修改后,用作TPG以生成低功耗的測試矢量。使用這種經(jīng)過修改的時鐘方案會降低被測電路、TPG和饋給TPG的時鐘樹的跳變密度。通過降低被測電路、TPG和時鐘樹的狀態(tài)轉(zhuǎn)換活動率來降低BIST期間的功耗。
由于來源于標(biāo)準(zhǔn)掃描結(jié)構(gòu)的測試模式可直接用于低功耗掃描結(jié)構(gòu),這種方法與采用傳統(tǒng)掃描結(jié)構(gòu)所達(dá)到的故障覆蓋率和IC測試時間基本一致。與傳統(tǒng)掃描結(jié)構(gòu)相比,面積開銷很小,在電路性能方面也沒有損失。

3.2.3 低功耗測試矢量生成
對于test―per―clock結(jié)構(gòu)來說,減少測試功耗主要通過優(yōu)化測試矢量來實(shí)現(xiàn),而測試矢量生成技術(shù)是指產(chǎn)生確定性測試矢量的技術(shù)。
測試矢量生成方式在生成測試模式時,除了要達(dá)到傳統(tǒng)的ATPG目的,還需考慮降低測試期間的功耗?;贏TPG的方法又分為2種:①集成的ATPG優(yōu)化方法,該方法的測試模式在測試生成期間進(jìn)行低功耗優(yōu)化;②ATPG之后的優(yōu)化方法,該方法的測試模式首先由傳統(tǒng)的ATPG生成,然后再進(jìn)行功耗優(yōu)化。
(1)與模擬退火算法相結(jié)合測試矢量生成的步驟是:首先根據(jù)模擬退火算法將測試模式分組成若干個有效測試矢量組與無效測試矢量組兩部分;然后根據(jù)算法原理,生成控制運(yùn)行的控制碼;在這些控制碼的作用下,就跳過大量的無效測試矢量,生成由有效測試矢量構(gòu)成的精簡的測試矢量序列。其基本流程如圖4所示。

(2)與進(jìn)化算法相結(jié)合依據(jù)測試矢量生成技術(shù)原理,采用基于遺傳算法的測試模式生成器,用于計(jì)算冗余的測試模式。在冗余測試模式中,一個故障由幾個不同的序列覆蓋。然后使用一個優(yōu)化算法,從前面已計(jì)算過的測試序列組合中選擇一個最佳子集,使其峰值功率最小,而不影響故障覆蓋率。參考文獻(xiàn)采用ISCAS’85Bench―mark中的組合電路作為實(shí)驗(yàn)電路,在保持故障覆蓋率不變的情況下,對待測電路的測試功耗a與使用模擬退火算法的BIST結(jié)構(gòu)的測試功耗b相比較,得到的結(jié)果如表2所示。

由表2可知,滿足相同故障覆蓋率時,采用模擬退火算法分組測試矢量后,WSA大幅降低,總的WSA改善率在73.44%~94.96%之間。由于減少測試矢量,測試時間也大為縮短。

4 結(jié)語
采用線性反饋移位寄存器生成測試矢量的BIST結(jié)構(gòu)可分為test―per―scan和test―per―clock兩大類,相應(yīng)的實(shí)現(xiàn)低功耗BIST測試方法也分別針對test一per―scan和test―per一clock結(jié)構(gòu)。對tesl―per-scan結(jié)構(gòu)模式,減少測試功耗主要通過優(yōu)化掃描鏈來實(shí)現(xiàn);對于test―per-clock結(jié)構(gòu)模式,減少測試功耗主要通過優(yōu)化測試矢量來實(shí)現(xiàn)。test―per―scan技術(shù)引起的面積開銷較小,測試結(jié)構(gòu)簡單,易于擴(kuò)展;而test―per―clock在一個周期內(nèi)可實(shí)現(xiàn)矢量的生成和響應(yīng)壓縮,能夠完成快速的測試。當(dāng)然,隨著測試功耗研究的深入,將會有更好的方法使功耗、故障覆蓋率、系統(tǒng)性能等問題達(dá)到最優(yōu)。


上一頁 1 2 下一頁

關(guān)鍵詞: LFSR BIST 低功耗設(shè)計(jì)

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉