A/D轉(zhuǎn)換器ADS8320的原理與應用

外部接入時鐘DCLOCK的頻率可以在24kHz～2.4MHz之間變化，分別對應于1kHz和100kHz的A/D轉(zhuǎn)換速率。該電路對外接時鐘的占空比沒有特點要求，而只需高、低電平的持續(xù)時間大于200ns即可。

外接模擬信號從+IN、-IN端差動輸入以及CS/SHDN的下降沿使轉(zhuǎn)換初始化后，它的前五個時鐘脈沖為采樣周期，這時差動輸入信號被內(nèi)部電容采樣。而在轉(zhuǎn)換過程中，+IN、-IN端與內(nèi)部電路斷開連接。為了保證轉(zhuǎn)換的線性度，-IN端的電平即不能低于GND-100mV，也能高于GND+1V。+IN端的電平應保證在（GND-100mV）至（Vcc+100mV）之間。

A/D轉(zhuǎn)換的數(shù)字結(jié)果將在DCLOCK端的控制下由DOUT端連續(xù)輸出。如果DOUT端平時處于高阻態(tài)，則轉(zhuǎn)換結(jié)束后首先出現(xiàn)低電平的標志位，隨后輸出從最高位到最低位的16位轉(zhuǎn)換結(jié)果。

下面以MCS-51系列單片機為例，給出ADS8320與單片機接口的具體程序：

CS EQU P1.0

DOUT EQU P1.1

DCLOCK EQU P1.2

……

CONV：CLR CS

WAIT：ACALL DELAY

CLR DCLOCK

ACALL DELAY

SETB DCLOCK ；在DCLOCK端產(chǎn)生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

JC WAIT ；輸出D OUT非零則等待

MOV R7， 16 ；讀取16位轉(zhuǎn)換結(jié)果

READ：CLR DCLOCK

ACALL DELAY

SETB DCLOCK ：在DCLOCK端產(chǎn)生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

RLC R0 ；低8位移入R0

RCL R1 ；高8位移入R1

ACALL DELAY

DJNZ R7，READ ；直到讀完16位

OVER：SETB CS ；轉(zhuǎn)換和讀數(shù)結(jié)束，進入關(guān)斷模式

……

在上面的程序中，DELAY為延時子程序，用于決定DCLOCK端時鐘脈沖的高、低電平持續(xù)時間，可以根據(jù)單片機晶振頻率即指令執(zhí)行時間以及A/D轉(zhuǎn)換頻率高低的要求具體確定延時時間的長短，以確定控制脈沖的頻率。轉(zhuǎn)換子程序CONV執(zhí)行后將進行一次模擬信號采樣和A/D轉(zhuǎn)換，并將16位轉(zhuǎn)換結(jié)果以高位在前、低位在后的順序讀入R1和R0寄存器。