采用FPGA實現(xiàn)多種類型的數(shù)字信號處理濾波器

實際設計

上面的內容現(xiàn)已詳細說明了窗式正弦濾波器的情況、視窗應用的重要性以及如何生成不同拓撲的濾波器。不過在 FPGA 中實現(xiàn)濾波器之前，必須使用如 Octave、MATLAB或者 Excel等一種軟件工具生成一組濾波器系數(shù)。許多這些工具都可提供簡化的界面和選項，幫助用戶以最少的工作量完成濾波器設計，MATLAB 中的 FDA 工具就是最好的示例。

在為所需濾波器生成一組系數(shù)后，就可在 FPGA 中實現(xiàn)濾波器。無論決定采用的抽頭數(shù)量多寡，F(xiàn)IR 濾波器每一級的基本結構是不變的，總是由乘法器、存儲以及加法器構成。

現(xiàn)在在許多應用中都可看到數(shù)字濾波器的身影，而 FPGA 則可為使用它們的系統(tǒng)設計人員帶來顯著優(yōu)勢。

大多數(shù)工程師青睞的、迄今為止最簡單的方法是使用賽靈思 COREGenerator? 工具的 FIR Compiler，其可為定制和生成高級濾波器提供多種選項。用戶可將生成的系數(shù)以 COE 文件形式導入 FIR Complier。該文件內含已經(jīng)為基數(shù)賦值的各種濾波器系數(shù)。

Radix=10;

Coefdata =

-0.013987944,

-0.01735736,

-0.005971498,

0.012068368,

0.02190073,

將這些系數(shù)加載后，F(xiàn)IR Compiler將顯示與所提供系數(shù)相對應的該濾波器頻率響應，以及阻帶衰減與通帶紋波等基本性能特征。

在使用 FIR Compiler 工具完成濾波器定制后，只要用戶使用的是正確的仿真庫，CORE Generator 就可生成實現(xiàn)設計以及在實現(xiàn)之前的行為仿真過程中對其仿真所需的全部文件。

如果愿意，用戶還可以使用用戶自己生成的 HDL 實現(xiàn)該濾波器。這種方法一般只有在用戶最終實施目的是ASIC，只是將 FPGA 實施用作原型設計系統(tǒng)時使用。在這種情況下，第一步是量化濾波器系數(shù)，以便使用浮點結果的固定數(shù)字表示。由于濾波器系數(shù)可以為正，也可以為負，常見的做法是采用二的補碼格式表示這些系數(shù)。在完成系數(shù)的量化后，就可將其當作常數(shù)用于HDL 設計中。

現(xiàn)在在許多應用中都可看到數(shù)字濾波器的身影，而 FPGA 則可為需要使用它們的設計人員帶來顯著優(yōu)勢。使用基本數(shù)學工具，結合 FPGA 內核生成工具或者直接使用 HDL，可便捷設計和實現(xiàn)窗式正弦濾波器。