基于FPGA的微電網(wǎng)并網(wǎng)控制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：針對微電網(wǎng)與大電網(wǎng)能量交互的問題，設(shè)計(jì)了一種基于現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)的微電網(wǎng)并網(wǎng)控制器。該并網(wǎng)控制器以ADS7864芯片為核心實(shí)現(xiàn)數(shù)據(jù)的的同步采樣；同時(shí)，根據(jù)鎖相原理，研究了一種改進(jìn)的基于同步空間坐標(biāo)變換的鎖相控制算法，給出了鎖相環(huán)模塊中濾波器和PI調(diào)節(jié)器參數(shù)的設(shè)汁方法。通過Matlab／Simulink仿真分析驗(yàn)證了鎖相環(huán)的有效性，最后研制出基于FPGA實(shí)現(xiàn)的并網(wǎng)控制器并應(yīng)用于微電網(wǎng)實(shí)驗(yàn)平臺(tái)。實(shí)驗(yàn)表明該控制器能實(shí)現(xiàn)快速準(zhǔn)確的數(shù)據(jù)采集和鎖相控制，從而實(shí)現(xiàn)微電網(wǎng)的平滑并網(wǎng)。
關(guān)鍵詞：微電網(wǎng)；控制器；并網(wǎng)；現(xiàn)場可編程門陣列

1 引言
微電網(wǎng)是智能電網(wǎng)的一個(gè)重要發(fā)展方向，能很好解決單個(gè)分布式發(fā)電單元獨(dú)立接入給大電網(wǎng)造成的不穩(wěn)定，從而為大電網(wǎng)提供有力的支撐。
微電網(wǎng)中的并網(wǎng)控制器主要由同步數(shù)據(jù)采樣模塊、數(shù)字鎖相模塊和并網(wǎng)算法模塊構(gòu)成?；谖墨I(xiàn)，在此設(shè)計(jì)了一種改進(jìn)的基于同步坐標(biāo)變換的動(dòng)態(tài)鎖相環(huán)，該鎖相環(huán)能消除電網(wǎng)電壓幅值波動(dòng)帶來的影響，從而有效克服零點(diǎn)檢測法、靜止坐標(biāo)系法和普通同步坐標(biāo)變換方法的不足。
首先介紹了并網(wǎng)控制器的總體設(shè)計(jì)，然后對并網(wǎng)控制器的數(shù)據(jù)采樣模塊、鎖相控制模塊和并網(wǎng)算法模塊進(jìn)行詳細(xì)分析。最后研制出基于FPCA實(shí)現(xiàn)的并網(wǎng)控制器，實(shí)驗(yàn)證明所設(shè)計(jì)的并網(wǎng)控制器能較好地實(shí)現(xiàn)微電網(wǎng)的并網(wǎng)控制。

2 系統(tǒng)總體設(shè)計(jì)
所設(shè)計(jì)的并網(wǎng)控制器由同步數(shù)據(jù)采樣模塊、數(shù)字鎖相模塊和并網(wǎng)算法模塊構(gòu)成。12位六通道低功耗高速同步采樣芯片ADS7864負(fù)責(zé)數(shù)據(jù)的同步采集，FPGA負(fù)責(zé)整個(gè)系統(tǒng)的驅(qū)動(dòng)控制，主要包括數(shù)據(jù)采樣模塊的驅(qū)動(dòng)、數(shù)字鎖相算法的實(shí)現(xiàn)及并網(wǎng)控制算法的實(shí)現(xiàn)。系統(tǒng)工作原理：同步采樣模塊實(shí)時(shí)采集電網(wǎng)側(cè)和微電網(wǎng)側(cè)母線電壓；FPGA根據(jù)采樣信號(hào)結(jié)合所提出的鎖相算法對電網(wǎng)側(cè)和微電網(wǎng)側(cè)的電壓進(jìn)行鎖相控制；并網(wǎng)算法模塊根據(jù)并網(wǎng)條件進(jìn)行判斷，當(dāng)滿足并網(wǎng)條件時(shí)發(fā)出并網(wǎng)命令完成微電網(wǎng)并網(wǎng)。

3 關(guān)鍵技術(shù)研究
3．1 同步采樣模塊設(shè)計(jì)
數(shù)據(jù)采集原理：采用ADS7864芯片實(shí)現(xiàn)電網(wǎng)側(cè)和微電網(wǎng)側(cè)電壓采集，芯片基準(zhǔn)電壓為2．5 V，輸入電壓范圍為0～5 V。A／D轉(zhuǎn)換結(jié)果y與輸入模擬信號(hào)量x之間的關(guān)系式為：y／4 096=(2．5-x)／5。
采樣電路的設(shè)計(jì)：分壓電路拓?fù)浣Y(jié)構(gòu)如圖1所示，圖中，利用串聯(lián)電阻分壓，然后通過求差電路將差分線電壓轉(zhuǎn)換成單端電壓值，并引入箝位二極管防止電壓過大損壞芯片。其中R=390 kΩ，R0=110 kΩ，R1=R2=30 kΩ，R3=R4=9．1 kΩ。

ADS7864芯片的輸入電平范圍為0～5 V，而采樣信號(hào)為正弦交流信號(hào)，采用減法器電路實(shí)現(xiàn)電平的抬升。抬升電平參考電壓uref由ADS7864芯片提供，電平抬升電路如圖2a所示，其中R5=R6=R7=R8=22 kΩ。
采用二階有源低通濾波電路對采樣信號(hào)進(jìn)行濾波處理，濾波電路結(jié)構(gòu)如圖2b所示。其中R9=R10=R11=10 kΩ，R12=0，C1=C2=5．6 nF，該濾波器對信號(hào)的放大倍數(shù)A=1+R12／R11=1，截止頻率fc=1／。