電子工程師經(jīng)驗：FPGA設(shè)計風格須知

在進行FPGA設(shè)計時，有很多需要我們注意的地方。具有好的設(shè)計風格才能做出好的設(shè)計產(chǎn)品，這一點是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進行FPGA設(shè)計時，我們都要注意哪些呢?

　　一.命名風格：

　　1不要用關(guān)鍵字做信號名;

　　2不要在中用VERILOG關(guān)鍵字做信號名;

　　3命名信號用含義;

　　4命名I/O口用盡量短的名字;

　　5不要把信號用高和低的情況混合命名;

　　6信號的第一個字母必須是A-Z是一個規(guī)則;

　　7使模塊名、實例名和文件名相同;

　　二.編碼風格

　　記住，一個好的代碼是其他人可以很容易閱讀和理解的。

　　1盡可能多的增加說明語句;

　　2在一個設(shè)計中固定編碼格式和統(tǒng)一所有的模塊，根從項目領(lǐng)導者定義的格式;

　　3把全部設(shè)計分成適合數(shù)量的不同的模塊或?qū)嶓w;

　　4在一個always/process中的所有信號必須相關(guān);

　　5不要用關(guān)鍵字或一些經(jīng)常被用來安全綜合的語法;

　　6不要用復(fù)雜邏輯;

　　7在一個if語句中的所有條件必須相關(guān);

　　三.設(shè)計風格

　　1強烈建議用同步設(shè)計;

　　2在設(shè)計時總是記住時序問題;

　　3在一個設(shè)計開始就要考慮到地電平或高電平復(fù)位、同步或異步復(fù)位、上升沿或下降沿觸發(fā)等問題，在所有模塊中都要遵守它;

　　4在不同的情況下用if和case;

　　5在鎖存一個信號或總線時要小心;

　　6確信所有寄存器的輸出信號能夠被復(fù)位/置位;

　　7永遠不要再寫入之前讀取任何內(nèi)部存儲器(如SRAM)

　　8從一個時鐘到另一個不同的時鐘傳輸數(shù)據(jù)時用數(shù)據(jù)緩沖，他工作像一個雙時鐘FIFO;

　　9在VHDL中二維數(shù)組可以使用，它是非常有用的。在VERILOG中他僅僅可以使用在測試模塊中，不能被綜合;

　　10遵守register-in register-out規(guī)則;

　　11像synopsys的DC的綜合工具是非常穩(wěn)定的，任何bugs都不會從綜合工具中產(chǎn)生;

　　12確保FPGA版本與ASIC的版本盡可能的相似，特別是SRAM類型，若版本一致是最理想的;

　　13在嵌入式存儲器中使用BIST;

　　14虛單元和一些修正電路是必需的;

　　15一些簡單的測試電路也是需要的，經(jīng)常在一個芯片中有許多測試模塊;

　16除非低功耗不要用門控時鐘;

　　17不要依靠腳本來保證設(shè)計。但是在腳本中的一些好的約束能夠起到更好的性能(例如前向加法器);

　　18如果時間充裕，通過時鐘做一個多鎖存器來取代用MUX;

　　19不要用內(nèi)部tri-state, ASIC需要總線保持器來處理內(nèi)部tri-state;

　　20在top level中作pad insertion;

　　21選擇pad時要小心(如上拉能力，施密特觸發(fā)器，5伏耐壓等);

　　22小心由時鐘偏差引起的問題;

　　23不要試著產(chǎn)生半周期信號;

　　24如果有很多函數(shù)要修正，請一個一個地作，修正一個函數(shù)檢查一個函數(shù);

　　25在一個計算等式中排列每個信號的位數(shù)是一個好習慣，即使綜合工具能做;

　　26不要使用HDL提供的除法器;

　　27削減不必要的時鐘。它會在設(shè)計和布局中引起很多麻煩，大多數(shù)FPGA有1-4個專門的時鐘通道;

　　四.嚴格遵守

　　1、 禁止使用時鐘或復(fù)位信號作數(shù)據(jù)或使能信號，也不能用數(shù)據(jù)信號作為時鐘或復(fù)位信號，否則HDL 綜合時會出現(xiàn)時序驗證問題。

　　2、 同一個模塊中不建議同時使用上升沿和下降沿兩種邊沿觸發(fā)方式

　　3、 復(fù)位后，確保所有的寄存器必須被初始化，防止出現(xiàn)不可預(yù)測的狀態(tài)

　　4、 嚴禁模塊內(nèi)部使用三態(tài)、雙向信號

　　在內(nèi)部由于需要，要使用雙向信號時，如某sdram接口模塊有：inout sdram_bus，可以在頂層模塊中對此總線做拆分處理，分別為：sdram_in, sdram_out, sdram_en三個信號控制, 并在頂層進行雙向總線建模，如下示例代碼(13)：

　　assign sdram_in = sdram_bus;

　　assign sdram_bus = (sdram_en == 1’b1) ? sdram_out : ‘bz;

　　示例代碼13 雙向總線建模

　　5、 可綜合版本嚴禁使用延時單元(如： test_r = #5 test)，清楚其他不可綜合的系統(tǒng)任務(wù)，如：讀寫文件

　　6、 建議時序邏輯中建議一致使用非阻塞賦值，組合邏輯中一致使用阻塞賦值

　　7、 在組合邏輯進程中，其敏感向量表中要包含所有要讀取的信號，防止仿真與綜合結(jié)果不一致，如示例代碼(14)