新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

作者: 時(shí)間:2012-07-02 來源:網(wǎng)絡(luò) 收藏

2.2.1 基于實(shí)現(xiàn)行方向的卷積
在行方向的放大比例為3:4,即單元體為3個(gè)輸入像素和4個(gè)輸出像素,如圖3所示。

本文引用地址:http://m.butianyuan.cn/article/190182.htm

e.JPG


輸入的AB空間中均勻分布X1、X2、X3,3個(gè)像素,放大后輸出的這個(gè)空間將輸出y0、y1、y2、y3,4個(gè)像素。這個(gè)單元體的時(shí)序關(guān)系是:當(dāng)輸入X1像素時(shí),輸出Y0像素;當(dāng)輸入X2像素時(shí),輸出Y1像素;當(dāng)輸入X3像素時(shí),輸出Y2和Y3像素。行方向的卷積公式為:
f.JPG
基于實(shí)現(xiàn)的源程序如下:
g.JPG
h.JPG



關(guān)鍵詞: FPGA 倍率 圖像

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉