單片機(jī)與FPGA實(shí)現(xiàn)等精度頻率測量和IDDS技術(shù)設(shè)計(jì)方

作者：時(shí)間：2012-06-29 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

2.等精度頻率計(jì)的實(shí)現(xiàn)

為了減小誤差，得到高的測量精度，我們采用多周期同步測量法，即等精度測量法，通過對被測信號與閘門時(shí)間之間實(shí)現(xiàn)同步化，從而從根本上消除了在閘門時(shí)間內(nèi)對被測信號進(jìn)行計(jì)數(shù)時(shí)的 l量化誤差，使測量精度大大提高，是在測量領(lǐng)域用得比較多的的一種精度很高的測量方法。

2.1 頻率測量總體設(shè)計(jì)與方案

本系統(tǒng)主要是以凌陽單片機(jī)和FPGA為核心，多周期同步等精度測量頻率計(jì)的核心結(jié)構(gòu)用VHDL硬件描述語言對FPGA進(jìn)行編程，實(shí)現(xiàn)頻率、周期、脈沖寬度和占空比的測量。而單片機(jī)則作為控制部分實(shí)現(xiàn)了頻率計(jì)的控制、掃描和顯示，系統(tǒng)級框圖如下圖4：

本設(shè)計(jì)頻率測量方法的主要測量原理如圖5所示，圖中預(yù)置門控信號GATE是由單片機(jī)發(fā)出，GATE的時(shí)間寬度對測頻精度影響較少，可以在較大的范圍內(nèi)選擇，只要FPGA計(jì)數(shù)器在計(jì)100M信號不溢出都行，根據(jù)理論計(jì)算GATE的時(shí)間寬度Tc可以大于42.94s，但是由于單片機(jī)的數(shù)據(jù)處理能力限制，實(shí)際的時(shí)間寬度較少，一般可在l0～0.1s間選擇，即在高頻段時(shí)，閘門時(shí)間較短;低頻時(shí)閘門時(shí)間較長。這樣閘門時(shí)問寬度Tc依據(jù)被測頻率的大小自動(dòng)調(diào)整測頻，從而實(shí)現(xiàn)量程的自動(dòng)轉(zhuǎn)換，擴(kuò)大了測

頻的量程范圍;實(shí)現(xiàn)了全范圍等精度測量，減小了低頻測量的誤差。