Xilinx FPGA 配置電路分類

FPGA配置電路可以看成用戶設計和硬件電路之間的連接紐帶，最終目的是在一定外部條件下，準確快速地實現FPGA系統配置。

在FPGA的配置系統中，軟件編程由FPGA提供商提供，設計人員要掌握其操作方法，

將配置數據從PC加載到XilinxFPGA芯片的整個配置過程，可分為以下步驟：初始化；清空配置存儲器；加載配置數據；CRC錯誤檢查，START-UP

FPGA配置方式靈活多樣，根據芯片是否能夠自己主動加載配置數據分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數據) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內部產生，且FPGA控制整個配置過程。從模式需要外部的主智能終端( 如處理器、微控制器或者DSP等) 將數據下載到FPGA中，其最大的優(yōu)點就是FPGA 的配置數據可以放在系統的任何存儲部位，包括：Flash、硬盤、網絡，甚至在其余處理器的運行代碼中。JTAG 模式為調試模式，可將PC 中的比特文件流下載到FPGA中，斷電即丟失。此外，目前賽靈思還有基于Internet 的、成熟的可重構邏輯技術System ACE解決方案。

(1) 主模式

在主模式下，FPGA上電后，自動將配置數據從相應的外存儲器讀入到SRAM中，實現內部結構映射；主模式根據比特流的位寬又可以分為：串行模式( 單比特流) 和并行模式( 字節(jié)寬度比特流) 兩大類。如：主串行模式、主SPI Flash 串行模式、內部主SPI Flash串行模式、主BPI 并行模式以及主并行模式，如圖5-19所示。

(2) 從模式

在從模式下，FPGA 作為從屬器件，由相應的控制電路或微處理器提供配置所需的時序，實現配置數據的下載。從模式也根據比特流的位寬不同分為串、并模式兩類，具體包括：從串行模式、JTAG模式和從并行模式三大類，其概要說明如圖5-20所示。

(3)JTAG模式

在JTAG模式中，PC和FPGA通信的時鐘為JTAG接口的TCLK，數據直接從TDI進入FPGA，完成相應功能的配置。

目前，主流的FPGA芯片都支持各類常用的主、從配置模式以及JTAG，以減少配置電路失配性對整體系統的影響。在主配置模式中，FPGA自己產生時鐘，并從外部存儲器中加載配置數據，其位寬可以為單比特或者字節(jié)；在從模式中，外部的處理器通過同步串行接口，按照比特或字節(jié)寬度將配置數據送入FPGA芯片。此外，多片FPGA可以通過JTAG菊花鏈的形式共享同一塊外部存儲器，同樣一片/ 多片FPGA也可以從多片外部存儲器中讀取配置數據以及用戶自定義數據。