新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 直擴(kuò)系統(tǒng)PN碼捕獲和跟蹤的FPGA實(shí)現(xiàn)

直擴(kuò)系統(tǒng)PN碼捕獲和跟蹤的FPGA實(shí)現(xiàn)

作者: 時(shí)間:2011-09-21 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:在數(shù)字匹配濾波器和超前滯后鑒相環(huán)路的理論基礎(chǔ)上,采用VHDL編程,在芯片上實(shí)現(xiàn)捕獲和跟蹤的電路。詳細(xì)討論了各電路模塊的設(shè)計(jì)實(shí)現(xiàn)方法。完成電路的仿真驗(yàn)證,給出了仿真波形。結(jié)果表明電路工作正??煽?,系統(tǒng)擴(kuò)展方便靈活,滿足設(shè)計(jì)要求。
關(guān)鍵詞:;捕獲;跟蹤;數(shù)字匹配濾波器;超前滯后環(huán)路

在接收機(jī)端,為了接收到正確的信號(hào),必須使得本地PN碼與接收信號(hào)PN碼嚴(yán)格同步。PN碼同步的過(guò)程分為兩個(gè)階段:捕獲和跟蹤。典型的捕獲方法是匹配濾波器法,而跟蹤則常用超前滯后鑒相跟蹤環(huán)路。隨著可編程邏輯器件的大規(guī)模使用,數(shù)字電路系統(tǒng)的設(shè)計(jì)變得更加靈活和方便,并且易于系統(tǒng)維護(hù)和更新。本設(shè)計(jì)采用VHDL編程,用FPGA實(shí)現(xiàn)了PN碼捕獲和跟蹤的電路。

1 捕獲和跟蹤的原理
如圖1所示,捕獲和跟蹤環(huán)路主要由數(shù)字匹配濾波器模塊、PN碼發(fā)生器模塊、碼時(shí)鐘發(fā)生器模塊和鑒相模塊組成。捕獲和跟蹤主要利用PN碼的自相關(guān)特性和鑒相特性,如圖2所示。其中圖2(a)是序列的自相關(guān)函數(shù)R(τ),利用此特性,讓接收信號(hào)依次劃過(guò)本地PN碼,并進(jìn)行相關(guān)運(yùn)算,當(dāng)兩者同步時(shí),相關(guān)值達(dá)到相關(guān)峰值,大于預(yù)先設(shè)定的門限,表明此時(shí)完成捕獲。圖2(b)中虛線①是自相關(guān)函數(shù)向右移Tc/2之后的自相關(guān)函數(shù)R(τ-Tc/2),虛線②是自相關(guān)函數(shù)向左移Tc/2之后的自相關(guān)函數(shù)R(τ+Tc/2),而實(shí)線是R(τ-Tc/2)減去R(τ+Tc/2)之后的S型鑒相曲線D(τ)。當(dāng)τ=0時(shí),鑒相結(jié)果為0,表明本地PN碼與接收信號(hào)同步。當(dāng)τ≠0時(shí),鑒相器輸出正或負(fù)的極性結(jié)果,調(diào)整PN碼時(shí)鐘提前或者滯后PN碼。其中:Tc是PN碼片周期。

本文引用地址:http://m.butianyuan.cn/article/190998.htm


1.1 捕獲
捕獲利用PN碼的序列自相關(guān)特性,如圖2(a)所示。捕獲常用數(shù)字匹配濾波器法。數(shù)字匹配濾波器法雖然電路結(jié)構(gòu)較復(fù)雜,消耗資源較多,但捕獲過(guò)程很快,通??梢栽谝粋€(gè)PN碼周期內(nèi)完成。用數(shù)字匹配濾波器法捕獲擴(kuò)頻碼時(shí),以靜止的本地PN碼作為濾波器的抽頭,接收到的信號(hào)序列依次劃過(guò)本地PN碼,每一個(gè)時(shí)刻都可以產(chǎn)生一個(gè)相關(guān)結(jié)果。當(dāng)兩個(gè)序列相位對(duì)齊時(shí),相關(guān)結(jié)果將有一個(gè)相關(guān)峰值(擴(kuò)頻序列在零相位時(shí)的自相關(guān)函數(shù)值)輸出,相關(guān)值大于預(yù)先設(shè)定的門限時(shí)表示捕獲成功,此時(shí)接收信號(hào)與本地PN碼粗同步,同步在一個(gè)PN碼元時(shí)長(zhǎng),下一步進(jìn)入跟蹤階段進(jìn)行精確同步。
1.2 跟蹤
跟蹤常用超前滯后跟蹤環(huán)法,利用PN碼的鑒相特性,如圖2(b)所示。輸入擴(kuò)頻信號(hào)分別和超前、滯后1/2個(gè)碼元周期的PN碼進(jìn)行相關(guān)運(yùn)算,兩者相關(guān)值之差作為鑒相結(jié)果輸入至碼時(shí)鐘生成器來(lái)調(diào)整PN碼相位,保持本地PN碼與接收信號(hào)之間的嚴(yán)格同步。同時(shí)擴(kuò)頻信號(hào)與本地PN碼相關(guān)之后解擴(kuò)輸出。若連續(xù)幾次失步,則重新轉(zhuǎn)入捕獲階段,進(jìn)行粗同步。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA 直擴(kuò)系統(tǒng) PN碼

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉