基于FPGA的三模冗余容錯技術(shù)研究

一個TMR需要兩個LUT，而兩個TMR只需要三個LUT，需要在LUT內(nèi)部實現(xiàn)表決器、報錯電路以及其他的一些控制線，這增加了LUT內(nèi)部的布線和延遲。
這種方法的優(yōu)點是粒度減小，可靠性增加，資源消耗少，可通過檢錯和定位進行有條件的重構(gòu)，減少了功耗和配置時間。實驗結(jié)過表明，相比于傳統(tǒng)的小粒度的TMR，這種方法額外資源消耗只為76．5％，而傳統(tǒng)的則達到242％。
2．4 基于空間搜索方法的TMR技術(shù)
由于部分以及小粒度TMR的出現(xiàn)，在FPGA和設計約束的情況下，對粒度以及電路模塊的選擇是一個關(guān)鍵的問題，而往往只知道資源、功耗及可靠性等要求，實際的布局與實現(xiàn)是一個棘手的問題。文獻都提出了基于空間搜索的方法。這種方法是提供資源、功耗與可靠性等參數(shù)，在各種可能的解決方法中進行搜索而得到最優(yōu)的結(jié)果。
2．5 基于時間的TMR技術(shù)
基于時間的基本思想是通過多次計算進行故障屏蔽，是對相同的計算重復進行兩次或者多次并比較結(jié)果以檢測和克服錯誤。當對某一部分的電路得到一個結(jié)果后，暫時將其存儲起來，延遲一定時間后再進行一次計算并輸出存儲，若比較結(jié)果不一致則出現(xiàn)了錯誤，此時再延遲相同的時間，將其輸出作為正確的結(jié)果輸出。
這種方法對于檢測瞬時故障很有效，但其容錯效果與延遲時間有關(guān)系。此方法實際上使用時間的延長換取了資源的節(jié)省，對于實時性較高的系統(tǒng)使用性較差。
2．6 基于軟、硬件冗余的TMR技術(shù)
對于在硬件上出現(xiàn)的不可修復的損壞，上面的方法將都會失效。此時對每個模塊中采用三個不同的版本的文件(一個使用，兩個備份)且每個模塊還有1／4的硬件冗余資源。如果出現(xiàn)了硬件故障，則首先用其他版本對其進行重新配置，如果這樣問題還得不到解決，那么通過使用額外的冗余資源重新布局以繞過出錯的部分。但是由于對冗余資源及存儲單元的要求，這種方法進一步增加了資源的消耗。

3 TMR技術(shù)發(fā)展展望
基于以上的分析，用圖4所示的框圖來描述TMR技術(shù)出現(xiàn)的問題與改進方法之間的關(guān)系。由于硬件存在故障積累的問題，所以在系統(tǒng)可靠性的要求下產(chǎn)生出了多種新的基于TMR的解決辦法，不過這些技術(shù)都只是針對某些問題而提出的，它只解決了部分問題同時也帶來了一些新的問題，所以基于TMR的容錯技術(shù)仍然不夠成熟。

不過其中小粒度的TMR技術(shù)是一種靈活性很大的方法，它結(jié)合其他的一些方法可以在節(jié)約資源的基礎(chǔ)上達到較好的性能，基于小粒度的TMR的技術(shù)將會是TMR技術(shù)的一個主要發(fā)展方向，需要進一步解決由于布線資源相對增多而對系統(tǒng)可靠性的影響。另外，由于小粒度TMR的實現(xiàn)需要對系統(tǒng)的各部分電路進行選擇并進行布局，所以TMR實現(xiàn)的自動化也是一個需要研究的方向。

4 結(jié)語
隨著半導體工業(yè)突飛猛進的發(fā)展，芯片的集成度越來越高，其操作電壓不斷降低，這都導致集成電路在輻射條件下的可靠性下降，特別是以SEU為代表的軟故障的影響不斷加大，所以在用基于SRAM的FPGA實現(xiàn)系統(tǒng)的時候，必須采取容錯措施。
以傳統(tǒng)TMR的可靠性優(yōu)勢為基礎(chǔ)，伴隨著電子技術(shù)的發(fā)展以及實際需求的推動，出現(xiàn)了很多改進的TMR技術(shù)?？偨Y(jié)了TMR技術(shù)存在的突出問題，研究了這些新方法，分析了其優(yōu)勢以及存在的問題并指出了相應的解決辦法。TMR技術(shù)的發(fā)展應該以高效的實現(xiàn)方法及可靠性為方向，以穩(wěn)健的評估策略為基礎(chǔ)，根據(jù)所要達到的參數(shù)要求，以較高的自動化的方式在不同的粒度和布局上進行權(quán)衡而得到最終的TMR解決方案。