新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 寬帶小型化高隔離度SPDT開關(guān)的研制

寬帶小型化高隔離度SPDT開關(guān)的研制

作者: 時(shí)間:2011-03-31 來源:網(wǎng)絡(luò) 收藏


3 電路的實(shí)現(xiàn)
將ADS中設(shè)計(jì)好的仿真模型,利用Layout導(dǎo)出并進(jìn)行優(yōu)化布局,最終確定電路板圖,并加工。利用微組裝工藝技術(shù),用導(dǎo)電膠將PIN管芯、軟基片、金絲電感線圈、射頻絕緣子與腔體粘接,并通過金絲鍵合技術(shù)實(shí)現(xiàn)互聯(lián)。電路中,驅(qū)動(dòng)電路、偏置電路等因素對(duì)其微波性能影響非常重要,論文中采用北方華虹公司的BHD-2P2-F35作為驅(qū)動(dòng)芯片,用金絲電感和芯片電容相結(jié)合實(shí)現(xiàn)偏置電路。最終研制出的開關(guān)如圖3所示,其整體電路尺寸小于20 mm×15 mm×10 mm。測試結(jié)果如圖4所示。

本文引用地址:http://m.butianyuan.cn/article/191264.htm

4.jpg

5.jpg


由測試結(jié)果可以看到,該開關(guān)的各項(xiàng)技術(shù)指標(biāo)均滿足設(shè)計(jì)要求,在3~12 GHz的頻率范圍內(nèi)開關(guān)的插入損耗3.2,端口駐波2,全頻段范圍內(nèi)>70 dB,且兩條支路的幅度一致性0.5 dB。然而無論是插損還是,仿真曲線都要優(yōu)于測試曲線。這說明直流偏壓的設(shè)置、介質(zhì)板的損耗以微組裝工藝誤差都會(huì)對(duì)電路的最終結(jié)果產(chǎn)生影響。

4 結(jié)語
論文利用微波高頻仿真軟件ADS仿真設(shè)計(jì)并成功研制出了小型化高開關(guān),該開關(guān)的各項(xiàng)性能指標(biāo)均可很好地滿足某通信系統(tǒng)的需求。隨著軍用無線通信技術(shù)的不斷發(fā)展,系統(tǒng)對(duì)作為射頻端電路的重要部件之一的射頻開關(guān)要求提出了越來越高的要求,高頻段、寬頻帶、高隔離、低插損、小型化將依然是其未來的發(fā)展方向。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: SPDT 寬帶 隔離度 開關(guān)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉