基于CMMB系統(tǒng)的LDPC譯碼器的設(shè)計與實現(xiàn)

2．2 輸入和輸出存儲單元
檢測到輸入數(shù)據(jù)有效后，可把輸入的串行數(shù)據(jù)依次存到初始化RAM里。本譯碼器一共有36個初始化存儲器，每個存儲器的深度為256。第1個數(shù)據(jù)存到第1個RAM的0地址，第2個數(shù)據(jù)存到第2個RAM的0地址，依次類推，第37個數(shù)據(jù)再存到第1個RAM的1地址，直到一幀9216個數(shù)據(jù)全部存滿36個RAM。同樣，輸出存儲單元可采用類似的存儲器調(diào)度方式。為了實現(xiàn)譯碼的連續(xù)性，本設(shè)計在輸入和輸出部分使用了乒乓結(jié)構(gòu)，即采用兩組相同的36個RAM交替操作方式。
2．3 VNU單元
VNU單元用于完成兩部分工作：一是由校驗節(jié)點和初始化信息來更新變量節(jié)點的值；二是對每一列進行硬判決。檢驗節(jié)點更新后的值將存儲到存儲單元R_Mem，而硬判決后的比特值則存到輸出存儲單元，直到滿足停止譯碼兩個條件之一時才可輸出碼字。第一次垂直更新時，不用輸入存儲單元Q_Mem的值，而只把輸入存儲單元里的初始值送到VNU單元進行更新運算即可。由于兩種碼率下LDPC檢驗矩陣的列重都是3，因此，兩種碼率下的VNU個數(shù)都為36個，且每個VNU結(jié)構(gòu)也都是4輸入的VNU。每次運算時，都必須讀輸入存儲單元和Q_Mem(除第一次迭代外)中的數(shù)據(jù)的運算結(jié)果，但應(yīng)同時寫入R_Mem存儲單元中。本操作內(nèi)部采用流水線結(jié)構(gòu)，每次迭代都延遲2個時鐘周期。由于讀地址都為0，而且讀地址每次加1，因此，執(zhí)行變量節(jié)點更新運算共需花費256+2個時鐘，垂直更新結(jié)構(gòu)的變量節(jié)點單元加法運算器結(jié)構(gòu)如圖2所示。

2．4 CNU單元
CNU單元也包括兩部分工作：一是由變量節(jié)點來更新校驗節(jié)點的值，并將更新后的值存儲到外部存儲器；二是對每一行硬判決后的比特進行校驗，以確定其是否滿足校驗方程，也就是對每一行所對應(yīng)比特進行異或，并看結(jié)果是否為零。若所有行的異或結(jié)構(gòu)都為零，則譯碼成功，退出迭代。在CMMB標(biāo)準(zhǔn)中，兩種碼率校驗矩陣H的行重有所不同(分別為6和12)。為了能共用CNU模塊并且共享存儲器資源，筆者設(shè)計了12輸入的CNU單元，并且使用9個CNU單元并行計算。這樣，當(dāng)碼率為1／2時，1個CNU單元更新2行，9個正好更新18行；而當(dāng)碼率為3／4時，9個CNU單元更新9行。每個12輸入的CNU單元由2個6輸入CNU單元組成，通過1個選擇器可控制CNU輸出。l／2碼率時，2個6輸入CNU的輸出結(jié)果可直接作為12輸入CNU的輸出結(jié)果，然后經(jīng)緩存后送入Q_Mem；3／4碼率時，2個6輸入CNU的輸出再經(jīng)過一級比較器得出的結(jié)果，才作為12輸入CNU的輸出值送到Q_Mem存儲。為了方便比較最后一級比較器，可在復(fù)用已有的兩組6輸入輸出比較單元的同時，還得輸出兩組最小值。CNU單元電路采用流水線結(jié)構(gòu)來設(shè)計延時增加4個時鐘周期(1／2碼率)和5個時鐘周期(3／4碼率)。6輸入輸出CNU單元的結(jié)構(gòu)簡圖如圖3所示。