基于FPGA和PCI的高精度測速板卡的設(shè)計(jì)與實(shí)現(xiàn)

對圖3及其時(shí)序圖4的分析可以看出：本測速電路在每個(gè)反饋脈沖時(shí)鎖存高頻時(shí)鐘的計(jì)數(shù)值，兩個(gè)采樣周期間的高頻時(shí)標(biāo)增量值Ct實(shí)際表示為T2前一個(gè)反饋脈沖上升沿到T4前一個(gè)反饋脈沖上升沿的高頻時(shí)標(biāo)增量，而在采樣周期內(nèi)每個(gè)反饋脈沖到來都對反饋脈沖計(jì)數(shù)器計(jì)數(shù)，兩個(gè)采樣脈沖采得反饋脈沖增量值Cm實(shí)際表示為T1～T3之間的反饋脈沖增量值，位置的反饋脈沖增量值則是在Cm的基礎(chǔ)上考慮方向得到的，那么結(jié)合32位浮點(diǎn)運(yùn)算，這種測速方法就解決了采樣時(shí)機(jī)不確定的缺點(diǎn)。
根據(jù)上述分析，通過差分處理就可得到當(dāng)前實(shí)際采樣間隔內(nèi)的反饋脈沖增量值Cm和高頻時(shí)標(biāo)增量值Ct：

這樣得到的速度是當(dāng)前實(shí)際采樣間隔內(nèi)的平均速度：

式中：KR為反饋信號(hào)脈沖當(dāng)量；fo為高頻時(shí)標(biāo)頻率。
在實(shí)際采樣點(diǎn)T2處，高頻時(shí)標(biāo)信號(hào)fo的邊沿不能總與反饋脈沖信號(hào)plus的邊沿保持一致，因而會(huì)產(chǎn)生±1個(gè)高頻時(shí)標(biāo)當(dāng)量的計(jì)數(shù)誤差，從而影響這種測速算法的測速精度。因此高精度數(shù)字測速算法的測速相對誤差為：

動(dòng)態(tài)位置算法不僅關(guān)注已經(jīng)發(fā)生的反饋脈沖數(shù)量，也關(guān)注反饋脈沖的發(fā)生時(shí)刻，其硬件基礎(chǔ)是依據(jù)圖3所示邏輯電路的。根據(jù)當(dāng)前有效采樣周期的定周期采樣點(diǎn)和實(shí)際采樣點(diǎn)之間的時(shí)間差：

并根據(jù)改進(jìn)的M／T法得到被測對象的平均速度vn，由vn和△Tn相乘就可以計(jì)算出時(shí)間差△T(n)中所包含的動(dòng)態(tài)位置信息，因此由當(dāng)前有效采樣周期內(nèi)的增量式高精度動(dòng)態(tài)位置信息可以得出位置量：

可根據(jù)這種方法完成測位置的功能。