新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > RocketIO及其在高速數(shù)據(jù)傳輸中的應(yīng)用

RocketIO及其在高速數(shù)據(jù)傳輸中的應(yīng)用

作者: 時間:2010-11-18 來源:網(wǎng)絡(luò) 收藏

  1.1 輸入時鐘

  有三種時鐘輸入方式:專用差分時鐘、共享鄰近GTP_Dual的時鐘、以及使用FPGA內(nèi)部時鐘。Rocket I/O GTP時鐘輸入方式如圖2 所示。

Rocket I/O GTP時鐘輸入方式

 圖2 Rocket I/O GTP時鐘輸入方式

  使用專用差分時鐘時,差分的時鐘信號通過輸入差分緩沖器變?yōu)閱味藭r鐘,輸入到GTP_Dual Tile中的PLL,當(dāng)使用的時鐘源精度滿足要求時具有最優(yōu)的時鐘穩(wěn)定性。

  從相鄰GTP_Dual Tile獲得時鐘時需要使用GTP專用的時鐘通路,但此時GTP_Dual與提供時鐘的GTP_Dual Tile間隔的GTP_Dual Tile個數(shù)不能超過兩個,即每對差分輸入時鐘最多可驅(qū)動7個GTP_Dual Tile。

  相比于上述兩種時鐘輸入方式,從FPGA內(nèi)部獲得時鐘時鐘精度最差。這是因為光纖,F(xiàn)PGA內(nèi)部使用的時鐘經(jīng)過邏輯電路以及BUFG或BUFR緩沖后,會引入較大的時間抖動。但由于在FPGA內(nèi)部可以靈活變換參考時鐘頻率,因此在速度與精度要求不太高的場合可采用FPGA內(nèi)部時鐘。經(jīng)實驗驗證,對于誤碼率要求在1‰以下的應(yīng)用,從FPGA內(nèi)部獲得的時鐘信號可以滿足要求。

  1.2 PLL參數(shù)設(shè)置

  時鐘信號輸入到GTP_Dual Tile內(nèi)部后還需要經(jīng)過PLL的進(jìn)一步處理才能使用。PLL可向兩個提供相互獨立的各種時鐘信號。PLL內(nèi)部時鐘變換結(jié)構(gòu)如圖3所示。

 PLL內(nèi)部時鐘變換結(jié)構(gòu)

圖3 PLL內(nèi)部時鐘變換結(jié)構(gòu)

  需要注意的是,由于此PLL可用參數(shù)(PLL_DIVSEL_FB = [1,2,3,4,5], PLL_DIVSEL_REF = [1,2])有限,為獲得高速串行通信所需頻率,輸入?yún)⒖紩r鐘CLKIN僅可在有限范圍內(nèi)選擇。因此,參考時鐘需通過專用的具有相應(yīng)頻率的晶振提供或在FPGA內(nèi)部經(jīng)DCM或PLL變換獲得。

  1.3 PCB設(shè)計

  產(chǎn)生的高速串行信號速度在1 GHz以上時,已經(jīng)進(jìn)入微波范圍。因此在使用時,其PCB電路的制作也是影響信號傳輸效果的重要因素。

 RocketIO的供電必須由專用的電源管理模塊提供,不能與其他模塊電源共享,以減少噪聲引入。即使GTP中同一種電源的不同引腳之間也需要通過濾波電路進(jìn)行隔離,以減少相互之間的影響。為平衡GTP_Dual Tile的負(fù)載,只使用其中的一個GTP時,兩個GTP的供電應(yīng)以同樣策略進(jìn)行處理。

  在布線時,高速差分對走線應(yīng)當(dāng)有最高的優(yōu)先級,以保證其電氣特性滿足微帶線或帶狀線的要求。走線應(yīng)當(dāng)盡量直、短并具有最少的信號層變化。為減少干擾信號的影響,高速線應(yīng)盡量遠(yuǎn)離其他有可能會帶來噪聲的信號線,同時信號線拐角采用45°而避免使用直角。為保證信號的完整性,高速差分信號線的參考平面須保持連續(xù),并盡量以地平面為參考,否則其阻抗特性會發(fā)生急劇變化,導(dǎo)致信號的反射增強(qiáng)。

   2 RocketIO在高速信號傳輸

  在多種高速數(shù)據(jù)處理場合都需要對數(shù)據(jù)進(jìn)行高速收發(fā)。以超高速信號采集系統(tǒng)為例,當(dāng)采用ADC08D1500采集芯片時,最高可以實現(xiàn)單通道3 Gsps的超高速采樣率,數(shù)據(jù)精度為8位。這時就需要具有足夠高傳輸速率的信號傳輸機(jī)制對信號進(jìn)行轉(zhuǎn)發(fā)。若實現(xiàn)機(jī)內(nèi)通信,可采用PCI Express傳輸協(xié)議;若實現(xiàn)系統(tǒng)間通信,則可使用光纖通信協(xié)議或千兆以太網(wǎng)協(xié)議。在工程中,上述協(xié)議都可通過專用的芯片來實現(xiàn),但也使得系統(tǒng)變得復(fù)雜,同時使電路板的設(shè)計空間緊張。而RocketIO對多種高速傳輸協(xié)議的支持,可以使得PCI Express協(xié)議、光纖傳輸協(xié)議或千兆以太網(wǎng)協(xié)議在同一片F(xiàn)PGA內(nèi)實現(xiàn),提高了系統(tǒng)的集成度,并使得信號的處理機(jī)制更加靈活。在本文的設(shè)計中,采用了PCI Express傳輸協(xié)議來實現(xiàn)機(jī)內(nèi)通信,采用Aurora光纖傳輸協(xié)議來實現(xiàn)系統(tǒng)間通信。系統(tǒng)結(jié)構(gòu)如圖4所示。

超高速采集系統(tǒng)框圖

圖4 超高速采集系統(tǒng)框圖



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉