新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 數(shù)字中頻正交采樣及其FPGA實現(xiàn)

數(shù)字中頻正交采樣及其FPGA實現(xiàn)

作者: 時間:2010-11-11 來源:網(wǎng)絡(luò) 收藏

另外,由貝塞爾內(nèi)插公式知,其8點中值公式為:

式中,I2、I4、I6、I8為已知點,為,I2、I4、I6、I8的中值點。
在實際應(yīng)用中,考慮到的特性,可將
(8)式改寫成以下形式:

這樣,對于下列時間序列:Q1、I2、Q3、I4、Q5、I6、Q7、I8,按式(9)即可求出,而Q5即為兩組正交信號。由此就可得到內(nèi)插運算的原理框圖如圖1所示。

本文引用地址:http://m.butianyuan.cn/article/191481.htm



2 基于的實現(xiàn)方案
首先將輸入的一路12位數(shù)字信號中的每一位都與時鐘信號進行異或運算,以使I’(n)=x(2n)(-1)n和Q’(n)=x(2n+1)(-1)n+1,從而達到符號修正的目的。經(jīng)過修正,輸出的數(shù)字信號序列是一個由I的偶數(shù)項和Q的奇數(shù)項交替出現(xiàn)所組成的序列,即:I0,Q1,I2,Q3,I4,Q5,…,I2n,Q2n+1…。為實現(xiàn)Bessel插值,還需要得到某時刻Q2n+1值所對應(yīng)的I的偶數(shù)項(I2n-2,I2n,I2n+2和I2n+4)。鑒于移位寄存器有延時功能,可使用12片移位寄存器74164取出I的偶數(shù)項序列,同時分離的還有相應(yīng)的Q2n+1一路信號。接著,I的偶數(shù)項序列經(jīng)過加法器電路進行有符號加、減法運算。由于Bessel插值中的分母均為2的整數(shù)冪,因而用右移來實現(xiàn)2的整數(shù)冪除法非常方便。其實現(xiàn)框圖如圖2所示。


該FPGA實現(xiàn)方法,由于只涉及移位、簡單門和加減法運算,因此,用FPGA實現(xiàn)起來很方便,也可以獲得較高的運算速率。



關(guān)鍵詞: FPGA 數(shù)字中頻 采樣

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉