基于CPLD+DSP的實(shí)時數(shù)字圖像穩(wěn)定系統(tǒng)
加入技術(shù)交流群
SAA7110的初始化通過I2C總線對其內(nèi)部控制寄存器進(jìn)行相應(yīng)設(shè)置而實(shí)現(xiàn)，該系統(tǒng)將DSP上的McBSP(多通道緩沖串口)的兩個引腳與SCL和SDA相連，將McBSP的引腳配置成通用I／O口，這樣就能通過編寫DSP程序，在上電時通過DSP的多通道緩沖串口配置SAA7110。
3．2 數(shù)據(jù)位拼接
由于SAA7110和BT121都是8 bit精度器件，而雙口RAM的每邊都是36 bit精度的存儲器，但雙口RAM的4個BANK通道，每個BANK各9 bit，共36 bit數(shù)據(jù)，可通過BEO～BE3信號選通，因此只有將SAA7110和BT121的8 bit數(shù)據(jù)進(jìn)行拼接后才能送到雙口RAM。由于雙口RAM的每個BANK都是9 bit，SAA7110和BT121的8 bit數(shù)據(jù)總線接在每個BANK的低8 bit，忽略最高位第9位，直接地，形成8 bit的數(shù)據(jù)精度，完成不同數(shù)據(jù)精度位器件間的握手。
3．3 數(shù)據(jù)輸出
處理完的圖像數(shù)據(jù)，經(jīng)D／A轉(zhuǎn)換器BT121進(jìn)行數(shù)模轉(zhuǎn)換后，送到顯示器，這個過程必須在嚴(yán)格的同步時鐘控制下進(jìn)行。SAA7110給出的同步信號包括水平同步、垂直同步、奇偶場和采樣時鐘，而BT121的同步信號只有空白信號(BLANK)、合成信號(SYNC)和轉(zhuǎn)換時鐘。當(dāng)BLANK信號為1時，BT121才進(jìn)行D／A轉(zhuǎn)換，SYNC信號為1時才打開D／A通道。所以，2個器件間的同步信號不能直接握手，必須經(jīng)過一定的邏輯轉(zhuǎn)換。S-AA7110的同步信號引腳接到CPLD，由CPLD經(jīng)過一定的邏輯運(yùn)算后，送出符合BT121同步要求的信號。
4 系統(tǒng)工作方法和優(yōu)化配置
4．1 系統(tǒng)工作方式
系統(tǒng)上電后，DSP從Flash讀入1 K大小的程序數(shù)據(jù)，該引導(dǎo)程序繼續(xù)將其他主程序調(diào)入SDRAM中，在以后的運(yùn)行過程中，DSP自動將運(yùn)行所需程序從SDRAM裝入片內(nèi)存儲器。同時89C5l單片機(jī)對SAA7110進(jìn)行初始化。當(dāng)DSP準(zhǔn)備就緒后，通知CPLD開始控制向輸入端雙端口RAM寫入由S-AA7110采集的視頻圖像數(shù)據(jù)。輸入緩存的存儲空間分為奇、偶場空間，寫滿一場后向DSP發(fā)送中斷信號，DSP收到該中斷信號后以EDMA方式將數(shù)據(jù)讀入SDRAM等待處理。在DSP讀走和處理該部分?jǐn)?shù)據(jù)時，CPLD繼續(xù)控制向輸入緩存的另一部分空間寫入下一場采樣數(shù)據(jù)。當(dāng)DSP處理完上一場數(shù)據(jù)后，等待下一場視頻數(shù)據(jù)的寫滿信號。采用雙端口RAM作為系統(tǒng)的輸入輸出緩存，有效地避免了讀寫訪問沖突和系統(tǒng)總線的沖突，極大提高了系統(tǒng)的執(zhí)行效率。
4．2 配置L2 Cache和Memory的比例
由于片內(nèi)RAM與CPU工作在同一時鐘頻率，比片外RAM性能高得多。C64的兩級緩存機(jī)構(gòu)工作特點(diǎn)為：片內(nèi)分為兩級存儲結(jié)構(gòu)(L1和L2)，L1不能設(shè)置為映射寄存器。L1又分為L1P和L1D，L1D指的是第1級的數(shù)據(jù)緩沖，為128 K字節(jié)的兩路成組相連結(jié)構(gòu)緩存。L2是第2級片內(nèi)緩存，大小為l 024 K(可同時存儲程序和數(shù)據(jù))。L1P和L1D都可以對L2進(jìn)行存取，當(dāng)L1D或L1P中沒有運(yùn)行所需要的數(shù)據(jù)時(即產(chǎn)生cache miss時)，首先向L2發(fā)出申請，當(dāng)L2中也發(fā)生cache miss時，將申請轉(zhuǎn)發(fā)給EDMA。申請的轉(zhuǎn)發(fā)將嚴(yán)重影響系統(tǒng)運(yùn)行效率。所以根據(jù)算法數(shù)據(jù)流特性配置好兩極緩存的大小，預(yù)先將待處理的數(shù)據(jù)讀入，降低cache miss的次數(shù)以提高系統(tǒng)實(shí)時性。
以塊匹配運(yùn)動估計(jì)為例，匹配塊32×32 pixel=1 K字節(jié)，加上旋轉(zhuǎn)角度范圍：±7°，步長為O．2°，共產(chǎn)生70個旋轉(zhuǎn)1 K的小圖像；搜索窗為96×96 pixel=9 K字節(jié)，共10 K字節(jié)，所有待進(jìn)行運(yùn)動估計(jì)的圖像數(shù)據(jù)為80 K，完全可以讀入L2Cache。這些數(shù)據(jù)可以用ODMA將數(shù)據(jù)全部讀入片內(nèi)L2。而這些數(shù)據(jù)是從一幀完整的圖像中“扣出”的，所以搬移方式采用2D-1D的方式，QDMA支持這種高效的數(shù)據(jù)傳輸能方法。
4．3 基于EDMA加快數(shù)據(jù)傳輸
當(dāng)使用雙緩沖結(jié)構(gòu)的時候，EDMA是另一種去除多余CPU開銷的重要機(jī)制。利用EDMA，可實(shí)現(xiàn)片內(nèi)存儲器(L2SRAM)、片內(nèi)外設(shè)，以及外部空間之間的數(shù)據(jù)轉(zhuǎn)移。合理利用EDMA，還可以提高程序性能，由于圖像處理中的數(shù)據(jù)對象通常以8 bit為一單位，利用DMA的數(shù)據(jù)交織功能把來自圖像不同區(qū)域的4個數(shù)據(jù)并接為一個32位數(shù)據(jù)，大幅度地提高效率。
系統(tǒng)采用“乒乓”結(jié)構(gòu)的數(shù)據(jù)交換，所以奇場和偶場的起始信號觸發(fā)EDMA通道中斷，雖然傳送數(shù)據(jù)的源地址相同，但目的地址卻不同。而C64的EDMA控制器提供了一種稱為連接(linking)的傳輸機(jī)制，可以將不同的傳輸參數(shù)組連接起來，組成一個傳輸鏈，為同一通道服務(wù)。在鏈中，一個傳輸結(jié)束后，自動裝載下一次傳輸所需要的事件參數(shù)。根據(jù)這個特點(diǎn)，為每個EDMA通道配置兩組參數(shù)，用連接的方式完成“乒
乓”結(jié)構(gòu)的數(shù)據(jù)讀寫。
5 算法程序優(yōu)化
由于圖像處理的數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高，并且具有嚴(yán)格的幀、場時間限制，因此如何針對圖像處理的特點(diǎn)對DSP進(jìn)行優(yōu)化編程，充分發(fā)揮其性能就成為提高整個系統(tǒng)性能的關(guān)鍵。主要在下面方面的優(yōu)化方法提高C代碼的性能：
1)使用內(nèi)聯(lián)函數(shù) C6000編譯器提供的內(nèi)聯(lián)函數(shù)(intrinsic functions)。內(nèi)聯(lián)函數(shù)是直接映射為內(nèi)聯(lián)的C6000指令的特殊函數(shù)，可以快速優(yōu)化C代碼。
2)使用字訪問短型數(shù)據(jù) C6000的內(nèi)聯(lián)函數(shù)中的某些指令，如_add2()是對存儲在32位寄存器的高16位和低16位字段進(jìn)行操作。當(dāng)對一連串短型數(shù)據(jù)進(jìn)行操作時，可使用字(整型)一次訪問2個短型數(shù)據(jù)，減少對內(nèi)存的訪問次數(shù)。
3)人工干預(yù)軟件流水 流水是用來安排循環(huán)指令，并使這個循環(huán)的多次疊代并行執(zhí)行的一種技術(shù)，通過線性匯編指令，并行處理數(shù)據(jù)處理指令。
通過以上3種方法優(yōu)化，程序執(zhí)行效率提高70％以上，表1中列出各種算法速度做50次運(yùn)算的平均值。本文引用地址：http://m.butianyuan.cn/article/191588.htm
實(shí)際上，在程序優(yōu)化方面，還有很多的工作可作。另外，本實(shí)驗(yàn)室前期開發(fā)的基于TMS320C6711型DSP的圖像開發(fā)板，工作頻率在200 MHz，優(yōu)化后對256×256大小的圖像進(jìn)行10～13幀／s的圖像穩(wěn)定，尚不能達(dá)到實(shí)時。而基于TMS320C6416的處理板，不優(yōu)化就能達(dá)到18～22幀／s的處理速度，經(jīng)過簡單優(yōu)化后，如提前進(jìn)行圖像塊旋轉(zhuǎn)并讀入片內(nèi)，展開循環(huán)，就能達(dá)到30幀／s的實(shí)時處理?，F(xiàn)已移植的算法包括：基于快速搜索的塊匹配法、灰度級分層法、邊緣匹配法，各種算法都完全能夠進(jìn)行實(shí)時運(yùn)行。
6 結(jié)論
該系統(tǒng)通過選用CPLD+DSP，既能保證系統(tǒng)的執(zhí)行速度，也能保證可靠的邏輯控制。該系統(tǒng)實(shí)現(xiàn)一個比較完整的圖像采集、傳輸、處理和送顯的硬件實(shí)驗(yàn)系統(tǒng)，由CPLD對系統(tǒng)的運(yùn)行邏輯進(jìn)行控制，通過對編寫在DSP上運(yùn)行的圖像處理程序進(jìn)行優(yōu)化后，能夠?qū)崿F(xiàn)大小為512×512像素圖像的實(shí)時穩(wěn)定。該穩(wěn)像系統(tǒng)作為一個獨(dú)立的圖像處理系統(tǒng)，可完成多方面的圖像處理功能，也為其他基于DSP的圖像處理平臺的設(shè)計(jì)提供了參考。
評論