新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于DSP和FPGA的實(shí)時(shí)圖像壓縮系統(tǒng)設(shè)計(jì)

基于DSP和FPGA的實(shí)時(shí)圖像壓縮系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2010-07-20 來(lái)源:網(wǎng)絡(luò) 收藏
目前使用的圖像采集系統(tǒng)輸入信號(hào)通常為PAL或者NTSL制式的CVBS復(fù)合信號(hào),壓縮速度25幀/s(PAL)或者30幀/s(NTSC)。但在工業(yè)控制、航天以及安防領(lǐng)域,有時(shí)需要監(jiān)測(cè)快速移動(dòng)的目標(biāo),或者瞬間發(fā)生的物理現(xiàn)象,事后還要對(duì)數(shù)據(jù)進(jìn)行分析、處理。為了提高測(cè)量精度,通常需要采用高頻幀圖像采集系統(tǒng)。本文針對(duì)某Camera Link接口的圖像傳感器,設(shè)計(jì)了一個(gè)高頻幀圖像采集系統(tǒng),該系統(tǒng)能夠每秒采集100幀,并對(duì)其進(jìn)行JPEG壓縮,壓縮完的數(shù)據(jù)通過(guò)RS422傳輸至遠(yuǎn)處的監(jiān)測(cè)系統(tǒng)。
1 系統(tǒng)工作原理及硬件設(shè)計(jì)
系統(tǒng)由Camera Link接口模塊、以為核心的圖像采集預(yù)處理與傳輸單元、以為核心的圖像壓縮單元以及RS422遠(yuǎn)距離數(shù)據(jù)傳輸單元組成。由于采集、處理均需要訪問(wèn)存儲(chǔ)器,為了降低成本,采用普通的異步SRAM,按功能區(qū)分可分為采集SRAM和壓縮處理SRAM。讀寫邏輯由控制,采用乒乓機(jī)制進(jìn)行切換。整個(gè)系統(tǒng)結(jié)構(gòu)如圖1所示。

本文引用地址:http://m.butianyuan.cn/article/191641.htm

系統(tǒng)工作過(guò)程:圖像信號(hào)經(jīng)由LVDS轉(zhuǎn)換芯片后轉(zhuǎn)換成LVTTL信號(hào),直接傳送至解碼為8位數(shù)據(jù),以字節(jié)方式一行一行寫入SRAM靜態(tài)存儲(chǔ)器(存儲(chǔ)器由兩部分組成),用于乒乓緩存輸入數(shù)據(jù),每部分滿1幀后由FPGA控制送出幀中斷給啟動(dòng)EDMA讀入1幀數(shù)據(jù),采用JPEG2000方式編碼后連續(xù)寫入到FIFO_OUT,F(xiàn)PGA負(fù)責(zé)從FIFO_OUT讀出數(shù)據(jù),非空即讀,緩存積累不會(huì)超過(guò)1幀數(shù)據(jù)。讀出的數(shù)據(jù)另行打包后以9 Mb/s的碼率通過(guò)DS26LV31 422接口芯片從out1接口輸出,或者分流后從out1和out2以各4.5 Mb/s的碼率輸出。
2 FPGA功能模塊設(shè)計(jì)
2.1 Camera Link接口模塊

Camera Link接口模塊負(fù)責(zé)對(duì)高頻幀數(shù)字?jǐn)z像頭輸出的LVDS信號(hào)轉(zhuǎn)換為TTL標(biāo)準(zhǔn)信號(hào)。
關(guān)于Camera Link的采集數(shù)據(jù)的邏輯代碼,關(guān)鍵之處在于產(chǎn)生存儲(chǔ)器的地址信號(hào)、存儲(chǔ)器寫信號(hào)以及在對(duì)應(yīng)的地址處將數(shù)據(jù)穩(wěn)定地寫進(jìn)存儲(chǔ)器。本系統(tǒng)用像素時(shí)鐘產(chǎn)生列地址計(jì)數(shù)器、行同步信號(hào)產(chǎn)生行地址計(jì)數(shù)器,兩者拼接產(chǎn)生存儲(chǔ)器的地址信號(hào)。這樣產(chǎn)生的有效地址雖然不連續(xù),但意義明確,而且有利于顯示部分的隔行隔列顯示。對(duì)于8 bit的數(shù)據(jù),可將2個(gè)有效數(shù)據(jù)拼接成16 bit后再存儲(chǔ),這樣可以提高FPGA讀寫存儲(chǔ)器的速度。
Camera Link接口時(shí)序如圖2所示。

圖2中:VD為幀同步信號(hào),電平模式,高電平有效;HD為行同步信號(hào),脈沖模式,上升沿有效;PCLK為像素同步時(shí)鐘,脈沖模式;DATA為10 bit圖像數(shù)據(jù),在PCLK的下降沿推出,接收端在PCLK上升沿采集,PCLK為常運(yùn)行模式。每個(gè)VD有效期內(nèi)有480個(gè)HD有效信號(hào),在第0~478個(gè)HD有效時(shí),每個(gè)HD有效期間有600個(gè)有效圖像數(shù)據(jù),第479個(gè)HD(即每幀的最后1行)有效時(shí),前600個(gè)DATA為有效圖像數(shù)據(jù),600個(gè)DATA后預(yù)留6個(gè)字節(jié)輸出圖像相關(guān)信息,即第D600~D605為預(yù)留字節(jié)。
2.2 SRAM乒乓緩存
在圖像采集處理系統(tǒng)中,DSP的壓縮算法在實(shí)現(xiàn)時(shí)間上往往并不是固定不變的,然而前端的采集模塊卻使用均勻速度對(duì)圖像進(jìn)行采集,這樣存在時(shí)間上的不同步,有可能會(huì)導(dǎo)致圖像數(shù)據(jù)的丟失和影響幀數(shù)據(jù)的完整性[2]。為此,本系統(tǒng)在采集和壓縮模塊之間增加1個(gè)緩沖電路來(lái)解決這一問(wèn)題。
常用的緩沖電路主要有3種[3]:雙口RAM結(jié)構(gòu)、FIFO結(jié)構(gòu)和乒乓結(jié)構(gòu)。由于乒乓結(jié)構(gòu)可以使用相對(duì)比較便宜的高速大容量SRAM,而且可以實(shí)現(xiàn)數(shù)據(jù)的連續(xù)性,因此本系統(tǒng)采用了乒乓結(jié)構(gòu)雙SRAM作為視頻數(shù)據(jù)的緩沖。在將1幀圖像的數(shù)據(jù)全部存儲(chǔ)完以后,DSP再利用很短的時(shí)間直接將1幀圖像數(shù)據(jù)讀入片內(nèi),這樣既可以保證不丟失像素?cái)?shù)據(jù)、DSP可以連續(xù)采集每1幀像素?cái)?shù)據(jù),又能為DSP留出更多空余時(shí)間,為后面進(jìn)行圖像處理提供可能。為了實(shí)現(xiàn)數(shù)據(jù)幀的完整性,必須保證讀取數(shù)據(jù)幀的優(yōu)先級(jí)要高于寫數(shù)據(jù)幀的優(yōu)先級(jí),所以本系統(tǒng)的數(shù)據(jù)輸入輸出單元是根據(jù)數(shù)據(jù)處理流程來(lái)進(jìn)行切換的。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉