基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)

作者：時(shí)間：2010-07-12 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

3 PPM解調(diào)系統(tǒng)設(shè)計(jì)
本文已詳細(xì)介紹了PPM的調(diào)制過(guò)程，PPM信號(hào)的解調(diào)過(guò)程從本質(zhì)上講就是PPM調(diào)制的逆過(guò)程，故對(duì)其詳細(xì)解調(diào)過(guò)程在此省略。但在PPM解調(diào)過(guò)程中需要解決一個(gè)非常關(guān)鍵的時(shí)鐘同步問(wèn)題，具體包括位同步和幀同步。
3．1 PPM的位同步
位同步與幀同步建立的效果與效率關(guān)系到整個(gè)PPM解調(diào)過(guò)程的成功與否。而位同步又是幀同步的基礎(chǔ)，實(shí)現(xiàn)位同步的方法有插入導(dǎo)頻法和直接法。插入導(dǎo)頻法是在基帶信號(hào)頻譜的零點(diǎn)處插入所需的位定時(shí)導(dǎo)頻信號(hào)；直接法則是在發(fā)送端不專(zhuān)門(mén)發(fā)送導(dǎo)頻信號(hào)，而直接從接收的數(shù)字信號(hào)中提取位同步信號(hào)。從PPM調(diào)制過(guò)程中發(fā)現(xiàn)PPM信號(hào)中包含有時(shí)隙時(shí)鐘信息，即位同步信號(hào)，宜采用直接法。直接提取位同步的方法又分濾波法和鎖相環(huán)法，現(xiàn)在通常采用數(shù)字鎖相環(huán)提取位同步信號(hào)，數(shù)字鎖相環(huán)解決了模擬鎖相環(huán)的直流零點(diǎn)漂移、器件飽和以及易受電源和環(huán)境溫度變化影響等缺點(diǎn)，而且具有可靠性高、體積小、易于集成等優(yōu)點(diǎn)。文獻(xiàn)已詳細(xì)闡述，本文限于篇幅不在此贅述。
3．2 PPM的幀同步
實(shí)現(xiàn)幀同步可采用插入法或直接法，插入法即在每幀的幀頭部插入特殊的碼元，用以辨別每幀的起始位置，比如插入巴克碼。但這樣會(huì)讓PPM的調(diào)制與解調(diào)過(guò)程復(fù)雜化，并且插入的碼元占用了原本傳輸信息的時(shí)隙，會(huì)降低整個(gè)系統(tǒng)的傳輸速率，本文采用直接法提取幀同步信號(hào)。
實(shí)現(xiàn)PPM解調(diào)時(shí)的幀同步傳統(tǒng)上多采用基于鎖相環(huán)的方法。即采用鎖相環(huán)鎖住“肩并肩”的兩個(gè)光脈沖，如圖1所示，幀3與幀4之間的兩個(gè)光脈沖即為“肩并肩”光脈沖。很明顯出現(xiàn)這種光脈沖的情況相對(duì)較少，尤其是隨著調(diào)制階數(shù)的增大，出現(xiàn)的概率勢(shì)必減小，嚴(yán)重影響了實(shí)現(xiàn)幀同步的速度。此外，由于PPM信號(hào)的連“0”碼過(guò)長(zhǎng)，使用鎖相環(huán)不能很快鎖住，而且很易失鎖。這里利用PPM信號(hào)自身特性，采用數(shù)字邏輯電路提取出字同步時(shí)鐘。
由16-PPM示意圖，發(fā)現(xiàn)PPM信號(hào)有三個(gè)特點(diǎn)：其一，每個(gè)PPM幀由16個(gè)時(shí)隙組成，但其中有且只有一個(gè)時(shí)隙是高電平，其余的都是低電平；其二，若連續(xù)出現(xiàn)16個(gè)低電平，說(shuō)明這16個(gè)低電平一定不處在同一個(gè)PPM幀當(dāng)中，而是在相鄰兩個(gè)幀中；其三，若連續(xù)出現(xiàn)2個(gè)高電平，說(shuō)明這2個(gè)高電平只能在相鄰的兩個(gè)幀當(dāng)中。
基于PPM信號(hào)上述三個(gè)特點(diǎn)，在FGPA中設(shè)計(jì)提取幀同步信號(hào)過(guò)程如下：接收到的PPM調(diào)制信號(hào)輸入到串／并轉(zhuǎn)換單元，在同步時(shí)隙時(shí)鐘的控制下，將串行的PPM調(diào)制信號(hào)以16位并行輸入，這個(gè)過(guò)程實(shí)際上就是一個(gè)16位數(shù)據(jù)移位的過(guò)程。再對(duì)并行輸出的16位數(shù)據(jù)進(jìn)行邏輯判斷，若這16位數(shù)據(jù)中有且只有一個(gè)高電平“1”，則輸出高電平，其他情況則輸出低電平“O”。與此同時(shí)，計(jì)數(shù)器對(duì)時(shí)隙時(shí)鐘進(jìn)行計(jì)數(shù)，計(jì)數(shù)器每計(jì)16個(gè)次產(chǎn)生一個(gè)進(jìn)位高電平“1”，其他時(shí)候則輸出為“O”。將計(jì)數(shù)器輸出與邏輯判斷輸出進(jìn)行相與。若兩者都為高電平，相與結(jié)果為“1”，則輸出一個(gè)幀同步信號(hào)，其他情況下則不輸出幀同步信號(hào)，但若邏輯判斷結(jié)果為“0”，而計(jì)數(shù)器輸出為“1”時(shí)，需將此時(shí)與門(mén)輸出的低電平與計(jì)數(shù)器輸出的高電平進(jìn)行同或運(yùn)算，得到低電平“O”，并將此低電平跟控制計(jì)數(shù)器的時(shí)隙時(shí)鐘相與，使計(jì)數(shù)器暫停計(jì)數(shù)一次，從而通過(guò)扣除時(shí)隙時(shí)鐘的方式逐漸達(dá)到幀同步。具體設(shè)計(jì)流程如圖3所示。

本文引用地址：http://m.butianyuan.cn/article/191649.htm